
TK-85 I/O BOARD

ユーザズマニュアル



JMC 日本7イクロコンピュータ株式会社



TK-85 I/O BOARD

ユーザズマニュアル

JMC 日本マイクロコンピュータ株式会社

person successive sections

目 次

1章	序文	1
	★TK-85 I/Oボード仕様·····	. 1
2章	構成と機能	5
2早		
	★写真 2-1 I/O ボード·····	
	★写真 2 - 2 T K - 85 + I / O BOARD 結合 · · · · · · · · · · · · · · · · · ·	
	★図 2 - 2 システムブロック図······	8
	2-1 アナログ変換	
	2-2 汎用入出力	
	2-3 電子音発生	9
	2-4 サポート回路	9
3章	システムの組立	
	3-1 部品の確認	
	3-2 組立上の注意事項と保証範囲	12
	3-3 部品の実装とボードの結合	12
	3. 3. 1 附属 I C, 及びオプション部品の実装	12
	3. 3. 2 ボードの結合	13
4		
4章	システムのテストと操作	
	4-1 TK-85本体のテストと操作	14
	4-2 拡張域 R A Mのテスト ·····	
	4-3 PPIのテストと操作	14
	4.3.1 PAよりの入力テスト·····	15
	4.3.2 PCよりの入力テスト	15
	4.3.3 PBへの出力テスト	15
	4-4 D/Aコンバータのテストと操作	16
	4-5 A/Dコンバータのテストと操作	
	4-6 PSGの出力テスト	19

5章	応用の為のシステム解析	2
	★表5-1 I/Oマップ·······	9
	★表 5 - 2 I/Oマップ既成回路部詳細·····	
	★表5-3 メモリマップ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	★図5-1 RAM·I/Oデコーダブロック	
	★図5-2 パラレルI/Oブロック	
	★図5-3 D/Aコンバータブロック	
	★図5-4 A/Dコンバータブロック······	
	★図5-5 電子音発生ブロック	
	5-1 RAM · I/O デコーダブロック	
	5-2 パラレルI/Oブロック	
	5. 2. 1 8255-モード 0 の機能	33
	5.2.2 8255-モード1の機能	34
	5.2.3 8255-モード2の制御	35
	5-3 D/Aコンバータブロック	39
	5.3.1 オフセット調整とスケール	39
	5.3.2 D/Aコンバータの活用	40
	5-4 A/Dコンバータブロック	42
	5.4.1 アナログ・マルチプレクサ	42
	5.4.2 チャンネル・セレクター	
	5.4.3 ゼロ点調整とスケール調整	
	5.4.4 自走制御と割込制御	
	5.4.5 入力回路について	
	5-5 PSGブロック	
	5.5.1 PSG内部構造と働き	
	★図 5-11 PSG内部プロック図	
	5. 5. 2 PSGデータ・セットの手法	50
6章	応用と展開の為に	53
	6-1 プログラマブル・アッテーネータへの応用	54
	6-2 デジタル・テスターへの応用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	55
	6-3 小型モータの制御への応用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	6-4 ウェーブメモリへの応用	-57
	6-5 ノイズシュミレータへの応用	
	6-6 リモコン玩具のプログラム制御への応用	-59
	6 - 7 付加回收去以面上上去。应用例	

付録

汎用I/Oポート8255 A ······	61
D/Aコンバータ NE5018	66
A/Dコンバータ A D C 0804 ······	68
アナログマルチプレクサ MC14052B	71
PSG AY-3-8910	73



1章 序 文

この "TK - 85 I / O BOARD" は、NEC製ワンボード・マイクロコンピュータ "TK - 85" の応用を、具体的にサポートする為に開発されたものです。

マイクロコンピュータのコンピュータ界に於ける役割は拡大する一方ですが、特にその小型・ 安価と云う性質上、システムの末端へ末端へと拡がり、末端部のインテリジェント化を促進させ ております。又、工場設備、事務機器、家電製品、玩具と言った様な、従来人間の手動操作に頼 っていた領域へ入り込み、省エネルギーとからんだ自動化プームを引き起しております。

これ等に於いて、マイクロコンピュータに要求される機能は、システム外部との情報の直接の やりとりであり、又、メカニカル部のコントロールであり、或は、人間の感覚器の代行を果す物 理的変化/化学的変化の感知と判断等々です。




図1-1 機能構成図

図1-1を参照して下さい。この I / 0 ボードは TK - 85と結合することにより、上述の拡大してゆくマイクロコンピュータへの要求に対応する機能を実験し学習して行く為のトレーニング機とか、実機設計前のシュミレーション・ボードの役割を、指向するものです。手法により、実際のシステムに組込むことも、もちろん可能です。

最近の各種センサーの低価格化に伴い、職場、学校での教育、のみならずホビイストにあっても、 機材として本ホードのAD/DA変換を伴う制御を十分活用し、現実の場でのマイクロコンピュー 夕の働きを深く理解されることを希望するものです。

TK-85 I/O BOARD仕様

1. 外形寸法(単位mm)

1-1 本体: 180 W×(300+10) L×25 H

但し~寸法はエッジ端子部

1-2 マザー・ボード: 47W×180L×24H

2. 使用電源 & 消費電流

2-1 DC+5V±5% 800mA以下

2-2 DC+12V±5% 100mA以下

2-3 DC-12V±5% 50mA以下

3. 機能 & 主要搭載デバイス

3-1.1 RAM 3KByte (内2KByteは増設ソケット) (PD2114LC使用.

3-1.2 I/O デコーダ

SN74154により、00H~3FH間を16ブロックにデコード。

3-1.3 使用信号は原則としてバッファして送受.

○データバス・バッファ:74LS245× 2

○アドレスバス・バッファ:74LS365×2

○その他の信号: 74LS32, 7406, 74LS04, 74LS00

3-2.1 PPI:パラレルI/Oポート

OuPD8255AC, 各8BitのポートA.B.C.

〇内、ポートBは下記のLED表示器接続済。

3-2.2 データ表示回路

LED. 7406ドライバ、R-Arrayによる2進表示回路をポートCに付設。

- 3-3.1 A/D コンバータ: ADC 0804 (NS製)
 - \circ CMOS 8 Bit μ Pバス・コンパチブルタイプ.
 - ○変換速度 平均110 µs (fosc=660kHz時)

○非直線性誤差 ±1/4 LSB

○総合誤差 ±1/2 LSB (フルスケール調整時)

○入力信号レベル + 0 V ~ + 5 V

(絶対最大 -0.3V~+5.3V)

○差動入力 1 CH

- 3-3.2 アナログ・マルチプレクサ:MC14052 (モトローラ製)
 - ○CMOS 3電源方式(2電源にて制限使用)
 - ○差動入力 4 CH
 - ○入力信号レベル + 0 V~+5 Vにて制限使用。
 - ○データバス・ビット D0,D1を使ったチャンネル・セレクター回路(74LS74) 付設により各CHのソフト(プログラム)選択可能.
- 3-3.3 モード選択 SW

自走モード/割込モードの2種の制御方式をSW切替により可能とする.

- 3-4.1 D/A コンバータ: NE5018 (シグネティクス製)
 - ○8 Bit µPバス・コンパチブルタイプ
 - ○確度 ±1/2 LSB
 - OVREF +5 V 60ppm/℃を内蔵
 - ○出力極性選択用ジャンパー・ピンにより-5 V~+5 V, 0 V~+10 V の両 タイプの出力方式を選定出来る。
- 3-4.2 バッファアンプ: NA741C

±12V電源供給による、ボルテッジ・フォロアにて、D/A コンバータ出力を バッファリング.

- 3-5.1 PSG (プログラマブル・サウンド・ジェネレータ): AY-3-8910 (GI製・別売)
 - ○8 Bit データ/アドレスバス. (TK-85本体のポートB 8 Bitと接続し、プログラム制御)
 - ○4 Bit コントロールバス (TK-85本体のポートC 3 Bitと接続し、プログラム制御)
 - ○専用ROM/RAM (256 Byte) の接続・直接制御可能,
 - ○8 Bit×16個の内部レジスタの読み/書きにより、音階音及び各種疑似音を発生する.
 - ○水晶発振回路fxtal=3.579545MHz (別売)を2分周して供給.
- 3-5.2 オーディオパワーアンプ: μPC575C (NEC製)
 - ○最大出力 2 W. 付設ボリューム回路にて音量調整,
 - ○LINE OUTジャックに外部アンプへのプラグを挿入することにより、内部アンプ側シャ断。

4. 動作環境

4-1 温度範囲 +5℃~+40℃

4-2 湿度範囲 30%~80%(但し結露のないこと)

4-3 大気状態 有毒ガスの無いこと

カードエッジ信号表

£":	A	В	ピン	A	В	ピン	A	В
1	GND	GND	18			35	PB 5	RST6.5
2	GND	GND	19			36	PB 6	NC
3	+ 5 V	+ 5 V	20		MEMR	37	PB 7	N C
4		NC	21		MEMW	38	PC 0	NC
5		NC	22	READY		39	PC 1	N C
6	ALE	NC	23			40	PC 2	N C
7		NC	24	1		41	PC 3	NC
8	RD	N C	25	HOLD	HLDA	42	CS 3	INTR
9	WR	IO/M	26		DB 7	43	CS 2	INTR
10	AB15	AB 7	27	DMA	DB 6	44	CS 1	RESET OUT
111	AB14	AB 6	28	DMA	DB 5	45	RESET IN	RESET OUT
12	AB13	AB 5	29	DBSL	DB 4	46		
13	AB12	AB 4	30	PB 0	DB 3	47	1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1	15 m
14	AB11	AB 3	31	PB 1	DB 2	48	CLK	S0 · S1
15	AB10	AB 2	32	PB 2	DB 1	49	w. ada	S 0 + S 1
16	AB 9	AB 1	33	PB 3	DB 0	50	GND	GND
17	AB 8	AB 0	34	PB 4	R S T 5.5			

INTA

2章 構成と機能

本ポードは写真 2-1 に見られる形態をしており、基本的に写真 2-2 に示します様に、ワンポード・マイコン TK-85 と(付属の)マザー・ボードを介して結合されます。

構成は大きく分けて、次の4機能になります.

- 1. アナログ変換----A/Dコンバータ, D/Aコンバータ
- 2. 汎用入出力 -----PPI+ データ表示器。
- 3. 音声発生---プログラマブル・サウンドジェネレーター+オーディオアンプ
- 4. サポート回路―――増設RAM, I/O-アドレスデコーダー, 信号用バッファ・ドライバー

TK-85側も含めたシステム・ブロック図を図2-2に示します(これは写真2-2のシステムに相当します).

マザー・ボードを挟んだ左側がTK -85ボード、右側が多目的 I / Oボードです。TK -85 側に関しては、TK -85トレーニングブックの11章(頁171~)を参照下さい。

I/Oボード上にはユーザ・アプリケーションの為のフリーエリアが設けてあり、ユニバーサル・パターン化されています。このエリアで図1-1の、インターフェイスーX、-Yの回路を組むことが出来ます。

I/Oボード内ではマザーボードより受けた信号は一旦バッファリングして使用し、逆に内部より送り出す信号は、必ずバッファリングしてマザーボード(又はフリーエリア)へ送り出しています。 従って応用回路設計時に I/Oボード内既成回路のファン・イン、ファン・アウトへの配慮は少くて済みます。






写真 2-1 I/O BOARD











図2-2 システムブロック図



2.1 アナログ変換

データバス上の8ビット・デジタルデータをとり込み、アナログ値に変換して出力するD/A コンバータ<図面座標:12G>と、センサー等よりとり込んだアナログデータを8ビットデータ に変換してデータバス上に載せるA/Dコンバータ<12E> があります。

又、何点かのアナログデータを時分割にて処理出来る様、4 チャンネルのアナログ・マルチプレクサ〈13E〉、使用チャンネルをソフト(プログラム)にて切替える為のチャンネル・セレクター〈13F〉を付設してあります。

2.2 汎用入出力

アナログ ←→デジタル処理の為には、一般に、種々の入出力回路が目的に応じて付設されます。 それ等の制御用とか、インターフェイス用として、汎用パラレル I / O ポート (PPI) 8255が搭 載されています。 8 ビット 3 ポートの内、PBは データを 2 進表示する 8 ビット・LED <14 D> を付設してあります。この表示器は、5 章に述べます A/Dコンバータのスケール調整やオフセット には、5 章に述べます A/Dコンバータのスケール調整やオフセット 調整、D/Aコンバータの入力データ確認用、又TK - 85本体の 7 SEG・LED表示器と組合 せて、2 進数対16進数、10進数、8進数、等の対比表示器としても活用出来ます。

2.3 電子音発生

ここにはPSG(プログラマブル・サウンド・ジェネレータ)として、疑似音、音階音とも自由に作成出来るLSI、AYー3-8910を採用してあり〈12 I〉、2 W出力のオーディオアンプ〈13 J〉を付設してありますので、スピーカを接続するだけで使用出来ます(但し、LSIと、Xtalはオプション購入となっております)、又外部アンプに引き出す為のLINE・OUT用JACKも付いています。

図1-1・3のセンサーより取込んだアナログ データが、下限レベルに満たない時、又ある 上限レベルを越えた時警報を発するとか、データ範囲を数ランクに分割して、各ランクに異った 音 (例えば音階音) を割り振っておき、取込データを音で判断する等の役割を分担する所です。

2. 4 サポート回路

TK - 85本体には1 KバイトのRAMが実装されています。I / Oボード上に3 Kバイト〈9、10E〉が増設出来ます(内1 Kバイトは実装、2 Kバイトはソケットのみ)。

このシステムでは、I/O機器の制御はI/OマップドI/O方式(表5-1参照)をとっており、 $00H\sim FFH$ のアドレス(機器番号)の内、 $00H\sim 3FH$ までをI/Oアドレスデコータ〈10H〉によりデコードしてあります。I/O機器の増設にはこのデコードされた信号を使用し、フリーエリアにて活用することが出来ます。

I/Oボード内既成回路部は外部との信号のやりとりに於いて、 バッファを経由してあり、

負荷的にアイソレートされています。特に、データバスは既成回路部用データバッファ 1 < 9 C>と、フリーエリアでの応用回路用 データバッファ 2 < 12 A)の 2 つのトライステート・バッファ を設けてあり、相互のデータどうしが競合しない様ゲーティングされています。

3章 システムの組立

3.1 部品の確認

組立てに入る前に、表3-1の全部品が間違いなく揃っているかどうかを確認して下さい。

表3-1 パッケージリスト

部番	品名	規格	個 数
1	I/0ボード本体,	S-0528	1
2	ユーザズマニュアル	P-00018	1
3	保証書		1
4	マザーボード	100PINコネクタ付	1
5	I C	μPB8216C	2
6	セムスネジ	M 3×8 平、バネ座金付	1
7	六角ナット	M 3	1
8	バネ座金	М 3	2
9	金属スペーサ	D03013	2

3.2 組立上の注意事項と保証範囲

本ボードは微小アナログ信号を処理する関係上、ハイ・インピーダンスな入力ラインを持ち、 又N・MOS、C・MOS等の静電破壊に弱い素子も含まれています。従って特に乾燥期に於ける組立には十分注意し、化繊のブラシによる埃とり、発泡スチロール上の組立等は行わないで下さい。 又、製品の性質上、部品ムキ出しの状態となっておりますので、水分、金属性埃の発生する環境下での作業は避けて下さい。

ハンダ付け作業を伴う場合は、電流リークの少ない20W以下のハンダ・ゴデ(出来ればGNDワイヤー付)を使用し、電源結線後の作業の場合は必ず電源OFF状態にてハンダ付け処理を行って下さい。

写真2-1を参照して下さい。本ボードは物理的に2つのブロックに分かれています。部品の 実装されている既成回路部と、応用付加回路の為のユニバーサル・パターン部(フリーエリア) です。この二つの領域は両面ともGNDパターンで囲まれ区分されています。<u>保証の対象となるの</u> は既成回路部に限定されますので、保証内の保証規定をよく読んで留意しておいて下さい。

既成回路で取扱う信号は入・出力ともバッファ・ゲートにて十分保護されていますが、外部回路の接続により損傷を与えない様、十分確認の上接続を行って下さい、特に本ボード上には+12 V、-12V、+5 Vの3種のDC電源ラインのバターンが配置されていますので、誤りのない様、7 接触等には十分注意を払って下さい。

3.3 部品の実装とボードの結合

3.3.1 附属IC,及びオプション部品の実装




図3-1 Xtal 実装図

I/OボードPSGプロックで、オプションとしてのLSI、AY-3-8910及びXtal (3,579545 MHz) を購入された方は、PSG用ソケットにLSIを挿入し、Xtal を相当パターン上の印刷位置に 寝かせて取付けハンダ付けを行って下さい。又、図 3-1の様にXtal ケース接地用のパンド (ハチマキ)をかけハンダ付けして下さい。


3.3.2 ボードの結合

TK-85トレーニングブックの見聞き頁の図Aを参照して下さい。図に示されている穴 6 に取り付けられているゴム足、スペーサ、ビス、平ワッシャー、ナットを一旦取り外して下さい。

図3-2を参照して下さい。まず手順"2"に示す様にマザーボードにTK-85本体ボードを挿入して下さい。次に、手順"3"に示す様にTK-85本体ボードの穴上に付属の金属スペーサをビス(ネジ)を用いて固定して下さい。そして手順"4"の様に注意深くI/0ボードをマザーボードの上段側のコネククに挿入し、金属スペーサ突起部(ネジ部)にボードの穴を合せて、手順"5"の様にパネ座金とナットで締め付け固定します。

各電源の消費電流は1章の仕様 項目2 を参照下さい、この内、+5 Vに関してはTK-85本体 側にて 1.2A (公称値)を必要としますので、合計2 Aの電流容量が必要です。

アプリケーション回路を付加する場合は、その分だけ電流を上積みした容量の電源を使用しなければなりません。



注意 * 1. --- 2. --- 3. --- 4. --- 5. の手順で組立てる。

* ○印 No.以外の取付部品はTK-85本体より一旦取り外したものを使用する。

図3-2 組み立て図

4章 システムのテストと操作

4. 1 TK-85本体のテストと操作

TK - 85の操作は、トレーニングブックの1章、3章に沿って、NORMAL-FUNCTION、MODE-FUNCTION、REGISTER-FUNCTION、STEP & BREAK、の各ファンクションで 夫々の項目毎のテストを行って下さい。

4. 2 拡張域RAMのテスト

MODE—FUNCTIONのTEST—MEMORYにて、I/Oボード上のRAMをテストします。 現在のRAM—ADRSは8400H~87FFHですので(表5-3参照)、KEY操作を次の様に行って下さい。

NOOE 5

数秒待ちますと、異常なければ "good" の表示が現れます。

尚, 当初よりRAMソケットに2114をフル実装されている方は、増設3Kバイト分のRAM・ADRS 8400H~8FFFHまでを通しでメモリ・テストして下さい。

4. 3 PPIのテストと操作

PPIデバイス8255は、図 2-1 〈12 C〉 で見られる様に 8 ビット データバスと選択された 8 ビット・ポート PA、 PC、 PBの間でDATAのやりとりをします。 どのポートを入力として使うか、出力として使うかをあらかじめ8255内に指定(コントロール・ワードを内部のコントロール・レジスタにロード)しておき、OUT命令、IN命令を使ってそのタイミングに於けるデータの出し入れを行います(TK-85トレーニングブック、8 章-8 及び 6 章-5 を参照下さい)。

ここでは、具体的に操作してみましょう。まず、PA、PC、PBを夫々8ビット独立ポート(MO DE-0)とし、PA、PCを入力、PBを出力となる様コントロール・ワードをセットします。

MODE OUT OAF SHE SET S S SET

のキー操作を行いますと、上記入出力条件にPPIがイニシャライズ出来ました。

MODE・FUNCTIONの「NI」、「NIII キーを使ってPPI各ポートよりの入出力を行ってみます。

4.3.1 PAよりの入力テスト

HOOE FIN SAF SAF WE

のキー操作により 7 SEG・LEDのデータ部にFFを表示するはずです。これは図 5 - 2 の様に PPIのPAはプルアップ抵抗(静電気等よりの保護用 R)により、外部入力のない場合は Hレベルチータと判別される為です。 [記] [2] [2] の00はPAのアドレスです(表 5 - 2 参照).

4.3.2 PCよりの入力テスト

PCのアドレスは表5-2より02Hです。又、PCもプルアップされていますので、

MODE FIN SAF DE WR

のキー操作により 7 SEG・LEDのデータ部にFFを表示します。

4.3.3 PBへの出力テスト

PBのアドレスは表5-2より01Hです。PBに或るデータを出力すると云うことはそのデータをビットLEDで2進数表示することを意味します。

今. このPBに55H. AAH. 99Hと順に出力してみましょう。

MODE E OUT OLF BC ENT SEP SEP SEP SET

このキー操作により、55Hの2進表示、0101、0101を表示するでしょう. 続けて、

SIVE SIVE WILL

により、1010、1010を表示します. 次に続けて、

9 9 WI

により、1001、1001を表示します。

4. 4 D/Aコンバータのテストと操作

図5-3を参照して下さい。

JPC 2 は初期状態(製品出荷時)に於いて、2の"ユニポーラ出力"側になっているはずです (確認して下さい).この時入力データ00 H~ FFH に対して 0 V~+10 Vの出力が得られます。 表5 - 2 を参照して下さい。D/A コンバータのアドレスは 08 Hです。 OUT 命令を行うだけで D/A コンバータはデータを取込み、アナログ値に変換し、出力します。

CON3のA1-B1にDCVレンジにしたテスター(又はオッシロスコープ)をつないで下さい。



F_{IN} F_{IN} W_{FIT}



とキー操作してみて下さい。各DATA値に応じて段階的にDCレベルが上昇して、最終的に+10Vになります。

ノコギリ波を発生するプログラムをLIST4-1に示します。但し高速の為、テスターでは観察出来ません。オッシロスコープにて、写真4-1の波形が確認出来ます.

LIST4-1 ノコギリ波発生プログラム

LOC OBJ	LINE SOURCE STATEMENT
	1 ; **** TK85 I/O BOAD ****
	2 ;
	3 : **** D/A C. SAW TOOTH *****
	4 :
0008	5 DADUT EQU 08H ; D/A CONVERTER PORT ADDRESS
0000	6 !
8000	7 ORG 8000H
8000	8:
8000 3E00	9 START: MVI A, OOH ; INITIAL VALUE
8002 D308	10 LOOP: OUT DAOUT
8004 3C	11 INR A ; INCREMENT ACCUMRATER
8005 00	12 NOP
	13 JMP LOOP
8006 C30280	14 ;
	15 END




写真 4-1 ノコギリ波 2 V/DIV 0.5ms/DIV

10.5 × 5 ms = 2.5 = 2 24 0.4 0.4 KHz 0.4 KHz

4.5 A/Dコンバータのテストと操作

図5-4を参照して下さい、A/Dコンバータの入力にはマルチプレクサ (MPX) がつながり、 初期状態に於ては、チャンネルセレクターはJPC-1が2側に差されていることによりCH0をハード指定しております。

スケール校正用POTのTP 2、 TP 1 を夫々 CH 0 のTP 4、 TP 3 へ 2 本のクリップコードでつないで下さい。POTは右一杯に廻した時が + 5 V (VREF)、左一杯に廻した時が 0 V (GND) になります。これ等のDCレベルをA/D変換した場合、 + 5 V は FF H、 0 V は 00 H、 中間点の + 2、5 V は 7 F H ~ 80 H に相当します。CH 0 より取込んだこれ等のデータを A/D 変換し、そのデジタル値をビット LED上にて 2 進表示してみます。

初期状態(製品出荷時)に於いて、モード選択SWは2側の自走モード(5章の5・3参照)になっておりますので、OUT命令で一度変換スタートの起動をかけ、あとはIN命令で次々とデータを読込み、それをPPIのLEDに表示 (PBに出力) するだけでよい訳です。プログラムリストをLIST 4-2に示します。プログラムをRAMにストアし、8000Hから実行させて下さい。

LIST4-2 A/Dコンバータ自走モードプログラム

			* TK85 I	/O BOAD	**	k:kok
		;				
			* A/D C.	FREE RL	N N	10DE *****
		;				
0090		COMM	EQU	90H	;	8255 CONTROL WARD
0003		PPIC	EQU	03H	;	PPI PORT ADDRESS
0004	7	MPX	EQU	04H	;	PPI CONTROL PORT ADDRESS
0006	8	ADCV	EQU	06H	_;	A/D CONVERTER PORT ADDRESS
0001	9	PPID	EQU	01H	;	PPI OUTPUT PORT ADDRESS
	10	;				
8000	-11		ORG	8000H		
	12					
8000 3E98	13	START:	MVI	A, COMM		
8002 D303	14		OUT	PPIC	_;	8255 INTIALIZE
8004 3E00	15		MVI	A,00H		
8006 D304	16		OUT	MPX		ASSIGN CHANNEL O
8008 D306	17		OUT	ADCV	;	ADC START
	18		;			
800A DB06	19	L00P:	IN	ADCV		READ DATA
800C D301	20		OUT	PPID	;	DISPLAY DATA TO LED
800E C30A80	21	100	JMP	LOOP		
	22 1	14.				

先のPOT 2 を遡してみると、回転につれてビットLEDの点灯が 2 進表示でシフトして行くの が分かるでしょう。CON 3 のCH 0 端子(A5, B5)に DCV レンジにしたテスターをつなげば、A/D 変換の対応が確認出来ます。

4. 6 PSGの出力テスト

図5-5を参照して下さい。 3章の3.3.1で説明しました様に、PSGチップ及びXtalはオブションとなっております。この部分を実装した上での操作について述べます。表4-1を参照して下さい。表の様にPSGは16個の8ビット・レジスタより成っております。この各レジスタに必要なデークを書込むことにより、一つの音を生成します。図2-2に見られる様に、PSGの制御はTK-85本体側のPPI(8255)にて行っております。PBはレジスタ・アドレス及びワード・データの転送バスとして使用し、PC(下位3ビット)はソフト・リセット、及び上記バスのモード指定(レジスタ・アドレスモード、データ書込モード、データ読取りモード、バス無効モード)を行うコントロール・バスとして使用しております。

表4-1 PSG内部レジスタ構成

レジフ	デークビット	B ₇	В6	B ₅	B ₄	B ₃	B ₂	B ₁	B ₀
R 0	CII A de lite	微 調 (8ビット)							
R 1	CH·A 音層	粗 調 (4ビット)						+)	
R 2	CH D to the			微	調	(8ビッ	F)		
R 3	CH·B 音幅					粗	調 (4ビッ	+)
R 4	CH C # III			微	調	(8ビッ	F)		
R 5	CH・A 音階 CH・B 音階 CH・C 音階 ノイズ周波数 イネーブル CH・A 振幅 CH・B 振幅 CH・C 振幅 エンベローブ:波形/回数 ボートA データ	To the lat				粗	調 (4ビッ	•)
R 6	ノイズ周波数					同期調整	後 (51	ニット)	
R 7	スネーブル	ポート	A/B		117	₹ .		音 階	
K /	1 1/2 / //	ЮВ	IOA	С	В	A	С	В	A
R 8	CH·A 振幅		/	/	M	L ₃	L ₂	L ₁	Lo
R 9	CH·B 振幅				M	L ₃	L ₂	L ₁	L ₀
R A	CH·C 振幅				M	L ₃	L ₂	L ₁	Lo
RB	エンペロープ田畑			微	ill)	(8ビッ	F)		
R C	エンベローノ周期			粗	調	(8ビッ	F)		
R D	エンベロープ:波形/回数		1911 1911			CONT	ATT	ALT	HOLD
RE	ポートA データ		bat. Si	ポート	A 8 t	ビット	1/0		
RF	ポートB データ			ポート	B 8 t	ビット	1/0		

各レジスタの機能、詳しい制御方法は、5章の5.5で解説し、ここではこのブロックのテストとして直接、出力テストを行いましょう。LIST4-3のプログラムをRAMに入れ8000Hより走らせて下さい。 炸裂音のくり返しが発生します。

LIST4-3 炸裂音発生プログラム

		70	EN	n			
055 00		69;	DE		ODDIOOD)_	'AD'	DECHT ",
053 38 054 0D		68	DE	W. Las	ODH, OOH ;		SELECT ENVELOPE " DECAY " ,
051 10 052 00		67	DE	145	OCH, 38H ;	Service of the	SET ENVELOPE PERIOD TO 2.05 SECONDS
04F 10)	66	Di	R	OAH, 10H ;	(RA)	,,
04D 1	9	65	D	В	09H, 10H ;	(R9)	**
04C 0	8	64		В	08H,10H;	(R8)	SELECT FULL AMPLITUDE RANGE
304B O	7						
3049 O 304A O		63	1	В	07H-07H ;	(R7)	ENABLE NOISE ONLY ON CHANNELS A.B.
3048 0		62		ЭВ	06H-00H	(R6)	SET NOISE PERIOD TO MAX. VALUE
			DATA:				
		58 :	*** 50	UND DA	TA TABLE *	**	
8047		57		RET			
8045 I		56		OUT	P10+2	Yard	
8041		54 55		MVI	A, 08H	; WRIT	TIVE
803F	3E0A	53	100	TUD	A, 0AH P10+2	· MPIT	E DATA MODE SET
803D	D3F9	52		OUT	P10+1	; OUTP	UT DATA
803C	79	50 51	WDATA:	MOV	A,C		
803B	C9	49		RET			
8039	D3FA	48		OUT	P10+2		
	D3F9 3E08	46		MVI	A+08H	; INACT	
8034	78	45	3 May 196 1	MOV	A, B PIO+1		ISTER ADDRESS SET PUT REGISTER ADDRESS
	D3FA	44		OUT	P10+2		
8030	3EOB	42	ADRS:	MVI	A, OBH	; ADD	RESS MODE SET
		41		UBROU	TINE ***	-	
	030400	39	; \$EJECT				
	C30480	37 38	1	; JMP	START		
8029 802A	C21D80	36		JNZ	DLY2		
8026	C21F80	34 35		JNZ DCR	DLY1 C		
8025	15	33		DCR	D		
	C22180	31	DLTU:	JNZ	DLYO		
801F 8021	1EFF		DLY1: DLY0:	MVI DCR	E, OFFH		
801D	16FF	29	DLY2:	MVI	D, OFFH		
801B	0E10	28		MVI	C-10H	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	and an annual and an
		26 27	TIME:	;		: TIME	ER FOR INTERVAL
8018	C20D80	25		JNZ	PSGSET		
8017	1D	24		DCR	E		
	CD3C80	23		CALL	WDATA		
8010	23 CD3080	21		CALL	ADRS		
800F		20		MOV	C.M	; SET	VALUE DATA IN (C)
800E	23	19		INX	H		
800B			PSGSET:		B,M		SOUND DATA IN PSG REGISTERS
800B	1E07	16		; MVI	E. 7	: GET	DATA NUMBERS OF OBJECTIVE SOUND DAT
3008	214880	14 15		LXI	H, SDATA	; SOUN	ID DATA TABLE ADDRESS SET
8006	D3FA	13		OUT	PI0+2	; RESE	T ALL RESISTERS OF PSG
8004	3E00	11	START:	MVI	A,00H		
8002	D3FB	10		OUT	PI0+3	; IN1	TIALIZE 8235
8000		9	iT:	MVI	A, 90H		
000		7 8	;	ORG	8000H		
		6	;				1001000
OOFS		5	PIO	EQU	OFSH	: PIO	ADDRESS

7K-855-632t-

5章 応用の為のシステム解析

前章までの記述で、一通り本システムの概要を理解していただけたことと思います。 この章では各機能プロック毎に、それを活用する為の解析を行います。従って今、現に必要とさ れている機能プロックの節を先行して選択的に読まれてもさしつかえありません。

その際も、まず次の全回路図(図5-1~図5-5)、I / 0 マップ(表5-1、表5-2)、 メモリマップ(表5-3)に一通り目を通しておいて下さい。

表5-1 1/0マップ

項目	ADRS	セレクト 信 号	デバイス名	機能
既	0 0 0 3	PDS 0	PPI	バラレル I / O 8255の制御
成回	0 4 0 7	PDS 1	ADC	A/Dコンバータの制御
路	0 8 0 B	PDS 2	DAC	D/A コンバータの制御
	0 C 0 F	PDS 3	PSG+1-1=	
	1 0 1 3	PDS 4	79頃	10 × 11 14 79 用 13 年後月
応	1 4 1 7	PDS 5		
7	1 8 1 B	PDS 6		
用	1 C 1 F	PDS 7		
17.7	2 0 2 3	PDS 8		
4	2 7	PDS 9		
0 9	2 B	PDS 10		
	2 C 2 F	PDS 11		
路	3 0 3 3	PDS 12		
	3 4 3 7	PDS 13		
	3 8 3 B	PDS 14		
	3 C 3 F	PDS 15		
未	4 0			
使				
用				
Г К — 85	F A F B	55SL	PSG	サウンド・ジェネレータの制御
未 使 用	F C F F			


表5-2 1/0マップ既成回路部詳細


					DATA	泰	雏
デバイス	0/1	ADRS	フベル	16進数	2 進数	働き	備考
	0/I	0 0	PA		$D_7\ D_6\ D_5\ D_4\ D_3\ D_2\ D_1\ D_0$	ポート AI 入出力	砂田
Idd	OUT	0.1	PB		D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀	ポートB〜出力・	LED~Aレジスタの内容を 2 進数 表示せよ
8255の制御	0/I	0 2	PC		$D_7D_6D_5D_4D_3D_2D_1D_0$	ポートC入出力	応用
	OUT	0 3	INI		$D_7 \ D_6 \ D_5 \ D_4 \ D_3 \ D_2 \ D_1 \ D_0$	コントロールワード セット	
	OUT	0.4	CHS	0 0 ~	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	チャンネル・セレクト	$D_1 D_0 = f + \gamma \wedge \lambda \wedge \iota No.$
A/D変換	OUT	9 0	ADS	хх	$x \times x \times x \times x \times x$	変換スタート	X:任意
	IN	9 0	DRD		$D_7D_6D_5D_4D_3D_2D_1D_0$	データ読取り	変換された新しいデータ を読取れ
D/A变换	OUT	8 0	DAS		$D_7D_6D_5D_4D_3D_2D_1D_0$	変換スタート	データ=00H~FFA
ROM Mastr. Bito	OUT	FB	WINI	8 8	10001000	ポートイニシャライズ WRセット	MODE 0 PA出力, PC出入力
65.92.72.31.E.S.	DUT	FB	RINI	8 A	1 0 0 0 1 0 1 0	ポートイニシャライズ R Dセット	MODE 0 PA出力, PC出入力 PB入力, PC印出力
	OUT	FA	ADRS	0 B	0 0 0 0 1 0 1 1	PSGコントロール ADRSモード	PBにレジスタ アドレス転送中
PSGの制御	DUT	FA	WDATA	0 A	0 0 0 0 0 1 0 1 0	PSGコントロール WRモード	PSGレジスタにPBを通して データを書き込め
Pa	TUO	FA	RDATA	60	0 0 0 0 0 0 0 1	PSGコントロール READモード	PBに転送中データを読取れ
4	OUT	FA	INACT	8 0	0 0 0 0 1 0 0 0	PSGコントロール バス無効モード	現在転送中のPBの内容は無効である
	OUT	FA	RESET	0 0	0 0 0 0 0 0 0 0	PSGコントロール リセットモード	PSG内全レジスタをクリヤーせよ
		-					

表5-3 メモリマップ

アドレス	容量(バイト) ROM or RAM	備考	
FFFF				
1	2 8 k	_	未 使 用	
	20		75 12 70	
9000				
8 F F F				
1	1 k	RAM	ユーザーズエリア (オプション)	
8 C 0 0				
8 B F F				
1	1 k	RAM	ユーザーズエリア (オプション)	
8800				
8 7 F F				
1	1 k	RAM	ユーザーズエリア	
8 4 0 0				
8 3 F F		RAM	モニタワーキングエリア	
↑ 83B1	5 5	KAM	モーテソーギンフエリノ	
8 3 C 8				
1	2 4	RAM	RSTジャンプテーブル	
8 3 B 1	2 4	KAW	RSIDADIN	
8 3 B 0			<	
1	3 2	RAM	モニタスタックエリア	
8391				
8 3 9 0	+			
1	913	RAM	ユーザーエリア	
8000				
7 F F F				_
1	2 4 k		未 使 用	
	2 4 K		不 医 //1	
2000				
1 FFF				
1	2 k	PROM	ユーザーズエリア (オプション)	
1800		Bur Carlon		
17FF		2200		
1	2 k	PROM	ユーザーズエリア (オプション)	
1000				
OFFF		DROW		
1	2 k	PROM	ユーザーズエリア (オプション)	
0 8 0 0				
7 F F	0.	MACK DOM		
1	2 k	MASK ROM	モニタプログラム	
000				


5-118





TK - 85 I/O BOARD


ブリント基板番号 S - 0 5 2 8 A に限り、図5 - 2 (P 26) 中の <u>C 0 N 2 の端子番号</u>が次の様に変更となりますので御 注意下さい。




GRAGE D X 1 68 - 82

Tリント基板数号 B - 0 5 2 b A に使り、20 5 - 2 (P 26) 中の 0 0 8 2 の報子等号が次の様に減更となりますので動 注象するい。

TK-85 LO BOARD C.S.










5-4/2

図5-4 A/Dコンバータブロック





5-53





5.1 RAM・I/Oデコーダブロック (図5-1)

増設RAMとしては、1024×4 ビットのSTATIC・RAM、2114をペアとして3 組用い、3 Kバイトの増設を行っております。その内(表5 - 3 参照) アドレス8400H~87FFHまでをIC実装し、残り2 Kバイト分はソケットとなっております。このアドレス指定にはTK - 85 本体よりのメモリ・チップセレクト信号CS1、CS2、CS3を使用しています。又、データバス・バッファ74LS 245 〈4 E〉のゲーティング信号はTK - 85 よりのDBSLとのANDにより作られておりますので、この増設RAM領域は外部装置とのDMA 転送を行うことは出来ません。(TK - 85 側では7 SEG・LED表示用デークラッチ8212とRAM・アドレス83F8 H~83FFHのセグメントデータバッファ間でCPUのM1*T4タイミングに常時DMA転送(サイクル・スチール)で表示データのやりとりをしておりますので、エッジ端子に出されているアドレスバス、データバス - 実装RAM - とも外部装置でのDMAの配慮はなされておりません)

データパス・パッファ 〈 4 E、 9 B〉のデータ方向は通常は"エッジ端子より I / O 内部パス"の方向になっており、RD信号アクディヴ(Low)により方向が反転します。座標 4 Eのパッファは、増設RAMがCPUよりメモリ参照された時、又は I / O アドレス00H~0 BH(PDS 0~2)が指定された時にのみ開きます(座標〈 7 C〉のゲート74LS30)。座標 9 Bのパッファは I / O アドレス 0 CH~3 FH(PDS 3~PDS15)の指定に対してのみ開きます。

5.2 パラレル 1/0ブロック (図5-2)

汎用パラレル I / Oポート 8255の PBは データ の 2 進表示にシステムで使っておりますが、 PA、PCの各 8 ビットポートは自由に使えます。

PPI8255の制御手法は各種文献に記載されており、御存知の方も多いと思いますが、ここでは その要点を述べておきます。

システムリセット(RESETキーを押すこと)の度に8255にリセットがかかり、PA、PC、PBと も入力モードになること(各ポートは高インピーダンスになり、本システムではこの時の入力保護 の終33kΩのプルアップ抵抗でライン・インピーダンスを下げてあります)に注意して下さい。 従って、8255を使うプログラムの先頭には必ず各ポートをどの様な機能で使うかの指定(コントロール・ワードのセット)命令を入れておかねばなりません――8255のイニシャライズ。

各ポートの制御方式 (機能) には大きく分けて 3 種のタイプ――モード 0, モード 1, モード 2 ――があります。

そして、PA+PC (土位ビット) をAグループ (GA)、PB+PC (下位ビット) をBグループ (GB) と呼び、この二つのグループは夫々独立のモード設定が出来ます。例えば、GA (モード 1) +GB (モード 0) とか、GA (モード 2) +GB (モード 1) とかGA (モード 2) +GB (モード 1) とうこれ (モード 1) とうこれ (モード 1) とうこれ (モード 1) とうこれ (エード 1) と言った (これ) です。

又、夫々のモート内でPA、PC(上位)、PC(下位)、PB、の各ポートは夫々独立して入力/ 出力の指定が行えます(但し本システムでは、PBにはLED表示器が接続されていますので、PB は常に出力指定にしておく必要があります)。




図5-6 8255コントロールワード

図5-6-aを参昭して下さい。モード設定及び各ポートの入力/出力設定のコントロールワ ードです。D₂がGBのモード。D₅D₅がGAのモード設定用ビットです(図でわかる様にGBには モード 2 の設定は出来ません)、D4 、D3 、D6、D1は夫々PA、PC (上位)、PC (下位)、PB の入力/出力設定用のビットです。

コントロールワードはもう一種類あります。通常、指定ポートへのデータの読み/書きは、IN /OUT命令を使って8ビット同時に行いますが、PCだけは1ビット毎の書き込み(データ1の書 込みをセット、データ0の書き込みをリセットと言う)が出来ます。PCへのビット書込み(ビッ トセット/リセット)用コントロールワードがそれです。先のモード設定用コントロールワード との区別にはワードの MSB. D_7 が使われております. D_7 が1の場合をモード設定用、0の場合 をビットセット/リセットのワードと8255は判断します---図5-6-b参照。

コントロールワードレジスタのアドレスは03H (表5-2参照)ですので、コントロールワード が例えばC1Hと決定すれば、


MVI A, 0C1H

OUT 3 H

と書き込めば良い訳です。それでは各モードはどう云う機能を持っているのでしょうか、

5.2.1 8255-モード0の機能

GAのPA、PC(上位)もGBのPC(下位)、PBの場合も、各ポートはバッファドIN又はラッチド OUTと指定出来(モード 0に属するPCは4ビットが総て上記の単純入/出力として働きます)、 又このモードでもPCはビットセット/リセットをコントロールワードにより行えます。



- *グループ毎に独立して、モードは設定出来る。
- *ポート毎に独立して、入力又は出力の指定が出来る。
- *モード 0 は入力はパッファされ、出力はラッチされる。

図5-7-a 8255モード 0 ポートとステータスワード

5.2.2 8255-モード1の機能

モード 1 に設定されたのがGAであればPAは8ビットデータポートとしてラッチド IN/OUTに 設定出来、INポートの場合はPCのPC4によりストロープされ、OUTポートの場合はPC6により ストロープされます。又その際の応答信号としてIBF (インプット・バッファ・フル) とOBF(アウトプット・バッファ・フル) があります。

 $PC_3\sigma$ INTR は割込要求線ですので、 PC_3 TK-85 σ RST5.5 (カードエッジ端子B34) に接続することにより割込制御が出来ます。又このモードでは、IN命令によりPC(アドレス:02H) を読みますと、図 5 - 7 - b に示すステークスが確認出来ます。INTE (インタラプト・イネーブル) とかSTB等のハンドシェイク線は先のビットセット/リセット用コントロールワードの背込により適時セット/リセットを行います。

GBがモード1に設定された場合も同様な機能を行います。

尚, PC の内,制御やステータスに使われていない線は通常の(モード 0 的な)入出力線として活用出来ます。この入出力指定は、上位ビット($PC_4 \sim PC_7$)の場合はビットセット/リセット用コントロールワードにより、下位($PC_6 \sim PC_3$)の場合はビットセット/リセット,又は通常のOUT命令で行えます。




図5-7-6 8255モード1 ポートとステータスワード

*入力、出力ともラッチである。


5.2.3 8255-モード2の制御

このモードではPA8ビットは双方向性データポートとして働きます。その制御線としては、PC の内の5ラインPC3~PC7を使用します。

図5-7-cを参照下さい、PC4 (STB) に I / O機器側よりLow信号を入れてやるとPAへデータ を取り込みます---ラッチド-IN.

PC6 (ACK) に I / O機器よりLow信号を入れてやると、データがPAに出力されます。 ラッチド-OUT STBもACKも来ていない時はPAは高インピーダンス状態に保持されています。

IBF、OBFはモード1の場合と同様にデータの受取り、送り出しを表すステータスです。PC3 はモード1同様割込要求線です。



*ポート毎に独立して、入力又は出力の指定が出来る。

*モード2(GA)は入力、出力ともラッチである。

図5-7-c 8255モード2 ポートとステータスワード

モード 2 ではPC上位 5 ラインを使いますので、例えばGA (モード 2) +GB (モード 0) の 組合せに設定した場合はGB側のPCは3ラインのみになります。この例のコントロールワードC1 Hを説明します.

- *ワード・フラグD7が1ですので、このワードはモード設定用を意味します。
- *GAのモード指定ビット $D_6 \cdot D_5$ が1 · 0ですのでモード2の指定であることを意味します。
- *PAは双方向ポートとなります。
- *PC (上位4ビット) の入出力指定ビットD3=0は、モード2ではPC7~PC3はコントロール 線とかっておりますので、この際無視されます。
- *GBのモード指定ビットD2がOですのでGBはモードOに設定されます。
- *PBの入出指定ビットDiは0ですのでPBは出力ポートに設定されます。
- *PC(下位4ビット)の入出力指定用ビットDoは1ですので、入力ボート指定ですが、GAが モード2の時はPCaはGAに属し割込要求線INTRAとなりますので、残り3ラインPCa、 PCi、PCoのみが入力ボートに設定されます。

このコントロールワード C1H に於ける応用例を図5-8-aに示します。 フロッピーディスクとのインターフェイス例です。 この場合、PBには並列にLEDドライブ回路がついていますので、この8ビットLEDはENGAGE HEAD~BUSY間8ラインのステータス表示器として 聯能します。




図5-8-a 8255によるフロッピーディスク コントローラ・インターフェイス

次に、モード1とモード0との組合せとして、紙テープから設定値を読込んでマシン・ツールを動かす例を図5-8-bに示します。コントロールワードはB1Hとなります。

- *D7=1:モード指定用ワードであることを示します。
- $*D_6 \cdot D_5 = 0 \cdot 1 : GAがモード1 に設定されます。$
- *D₄ = 1: PAは入力ポートに設定されます。
- *D₃=0:PC (上位4ビット) の内, PC₄ (STB), PC₅ (ACK) はGA モード1の場合制 御線となりますので、残り2本PC₆, PC₇ラインが出力ポートに設定されます。
- $*D_2 = 0: GB が モード 0 に設定されます。$
- $*D_1 = 0$: PBが出力に設定されます。
- *D₀=1:PC(下位4ビット)の内,PC₃はGB-モード1の場合,GBに属し割込要求線(INTR_A) になりますので、残り3本PC₂、PC₁、PC₀のラインが入力ポートに設定されます。




図5-8-b 8255によるマシン・ツールとのインターフェイス

尚、上述の図 5 - 8 - a の例でも図 5 - 8 - b の例でも:割込制御としており、PC3 (INTRA) ラインをカードエッジ端子 B 34 (RST 5.5) に接続しますが、TK - 85システムではユーザ開放の割込線はこの一本しかありません。それに対し、次の節 (5 章 3 節) に述べます A D変換は自走モードと割込モードの設定が出来、割込モード時の割込要求ラインはやはりこのRST 5.5 を使っておりますので、上述のアプリケーションに於いて割込線を使う場合は、A/Dコンバータのモード選択SWは 2 側 (自走モード) に固定しておき、信号が決して競合しない様注意して下さい。

上述の制御に於いて、割込マスク (INTE) の設定とか、ハンドシェイク線のソフトによる変更等には、ビットセット/リセット制御が有効です。

コントロールワード "ビットセット/リセット" について解説しておきます。 図5-6-bを 参照して下さい。

- * D_7 =0:はこのコントロールワードが "ビットセット/リセット" 語であることを示す判定 用フラグ・ビットです.
- $*D_6 \cdot D_5 \cdot D_4$ はこのワードでは使用いたしません。
- * D_3 ・ D_2 ・ D_1 の3ビットでPCの書き込みビットを協定します。例えばPC4を操作したい場合は D_3 ・ D_2 ・ D_1 は1・0 ・0となります。
- *Doは、指定ビットに1を書く(セット)か、0を書く(リセット)か、の設定用です。 上述のことより、PC4をセットする(1を書く)コントロールワードは2進数で00001001となります。従って実際の書き込み命令は例えば。

MVI A. 9 H

OUT 3H

とすれば良い訳です.

5.3 D/Aコンバータ, ブロック (図5-3)

D/AコンパータもμPパスコンパチブル型 (データ入力ラッチ内蔵) を採用してありますので、データパスと直結制御出来ます。出力にはOPアンプ741C(絶対最大電力310mW) にて保護回路を兼ねてパッファリングしてあります。

5.3.1 オフセット調整とスケール

JPC-2を1側に差替えますとバイポーラ出力となりますが、2側に差してユニポーラ出力で使用する場合にゼロ点位置をずらして使いたい場合があります(オフセット調整)。R17-150kΩ とPOT 3-20kΩ(10T~20T)を購入し、1✓0ボード上の指定位置にハング付けして下さい。

同様にスケール調整を必要とする場合は、R16-82k Ω とPOT4-10k Ω (10T~20T)を購入 し指定位置にハンダ付けして下さい。

 $CON30A_1B_1$ 端子にDC電圧レンジに設定したテスターを接続して下さい (同時にオッシロスコープで波形をモニターすればより好ましいでしょう). JPC-2 のピンが 2 側に挿入されていることを確認後、データ00HをD/Aコンバータに非込んで下さい。



このキー操作にてデジタル値00Hがアナログ値0Vに変換されCON3に出力されました。このアナログ値0VをGNDレベルに対して何ポルト位置に設定するかが、オフセット調整(ゼロ点調整)です。POT3を回すことによりこの設定を行います。

スケール調整 (スパン調整) はデジタル値 FFH に対して変換アナログ値を何ポルトに設定する かの調整です (R16,POT4のスケール調整用部品を実装しない時はデジタル値 FFH に対して、 変換アナログ値DC10Vになります).

書込デジタル値の各ビットの値 (2 進 0 か 1) を d₇, d₆, d₅·············d₀とし、出力アナログ値を E₆、レファレンス入力電圧をVREFとしますと次の関係があります。

$$E_0 = \frac{V_{\rm REF}}{k \cdot 2^8} \, \left(2^7 b_7 + 2^6 b_6 + 2^5 b_5 + \cdots \cdot \cdot \cdot \cdot \cdot 2^0 b_0 \, \right) \qquad (\, \vec{\asymp} \, \, 5 \, \cdot \, 1 \, \,)$$

つまり、或るデジタル値に対してVREFの値を変えることにより出力アナログ値を可変出来ます。

このキー操作によりデジタル・フルビット値が上式によるアナログ値として出力されます。これをDC電圧何ボルトに設定するかがスケール調整です。POT4を回すことにより可変出来ます。

尚、可変範囲を拡げたい場合はR16、R17をより低い抵抗値に差替えて下さい。

5. 3. 2 D/Aコンバータの活用

もう一度式5.1を参照して下さい、 V_{REF} として可変信号を入力すると出力はどの様になるでしょう。アナログ信号 V_{REF} がデジタル設定値 d_7 、 d_6 、 d_5 ………… d_0

によりGAINコントロールされてアナログ信号値 E_0 として出力されることに気付かれるでしょう。 これが D/AコンパータをPGA(プログラマブルゲイン・アンプ)とかP・ATT(プログラマブル・アッテネータ)として活用する一方法です。

D/Aコンパータの出力(CON3:A1,B1)をA/Dコンパータの入力(CON3:A5,B5) に接続するとどの様になるでしょう。 双方のスケール,オフセットのマッチングをとりますと,或るデジタルデータを一旦アナログ値に変換し,再びデジタルデータに復元させそれを比較することにより, D/Aコンパータ \longrightarrow A/Dコンパータのリニアリィティとか誤差のTESTが行えます.

***D/Aコンパータの変換例として三角波発生のプログラムをLIST5-1に、フローチャートを図5-9に示します。写真5-1の波形を実現してみて下さい。

又、このプログラム中の命令 INR Aと DCR A を、夫々 ADI B₂ と SUI B₂ (但し B₂=8、6、4等)と変えることにより階段波の発生になります***

LIST5-1 三角波発生プログラム

FOC OB1	LINE	SUURCE	STATEMENT		
	1 ; ******	TK85 I.	/O BOAD *	***	
	2;				
	3 ; *****	D/A C.	TRIANGLE	****	
	4 ;				
0008	5 DAGUT	EQU	08H	; D/A CONVERTER POR	T ADDRESS
	6;				
8010	7	ORG	8010H		
	8;				
8010 3E00	9 START:	MVI	A, 00H	; INITIAL VALUE	
8012 D308	10 LOOPP:	OUT	DAOUT		
8014 3C	11	INR	A		
8015 00	12	NOP			
8016 C21280	13	JNZ	LOOPP		
	14	:			
8019 3D	15 LOOPN:	DCR	A		
801A 00	16	NOP			
801B D308	17	OUT	DAOUT		
801D C21980	18	JNZ	LOUPN		
	19	;			
8020 C31280	20	JMP	LOOPP	: AGAIN	
	21 ;				
	22	END			




写真 5-1 三角波 2 V/DIV 0.5ms/DIV




図5-9 三角波発生フローチャート

5. 4 A/Dコンバータ, ブロック (図5-4)

A/Dコンパークには遂次電圧比較型(帰還比較型)のCMOS・LSIを採用してあります(付録を参照下さい)。このデジタル出力はトライステート・バッファ付きのμP(マイクロプロセッサ)パス・コンパチブル型となっており、ドライブ(シンク)電流が25°Cで3.35mA 50°Cで 2.9mAありますのでI/Oボード内既成回路部でデークパスに直結することが可能な訳です。クロック(CLK)はCR外付けによる内蔵発展器を使用しております。

CLK範囲が100k~800kHzですので、TK~85側よりのCLK(カードエッジ端子A48)を4分周して入力することにより、システムクロックと同期をとることも出来ます(この場合は外付けのCRをとり除いて入力します。但し、それは変換スタートの同期がとれて、オッシロスコープで観察する際。見易いと云う位の効果です)。

5. 4. 1 アナログ・マルチプレクサ

入力チャンネル増設の為、4 チャンネルのアナログ・マルチプレクサ (A-MPX) が付設されています。アナログ入力ラインは総て差動型 (平衡型) にしてありますので、電磁誘導とか電源リップル等の同相ノイズに対して、抜酵の安定性を持っております。この性能を維持する為に、CON 3 への入力部も、差動型プリアンプ、ツイストペアケーブル等を使用して下さい。

センサーの出力レベルは(アンプ内蔵のものを除いて) 5 V以下のものが大半です。 従って、それ等の信号レベルを変化量 0 V \sim + 5 V になる様プリアンプにて増幅して各チャンネルへ入力して下さい(差動入力ー差動出力のプリアンプ例を図 5 - 10 に示します)。

AMP付センサーとか、他の装置、例えばSG (シグナルジェネレータ)、D/Aコンバータ等よりのアナログ出力を接続する場合は、逆にATT (アッテネータ)、レベル変換回路で減衰させてCON3へ入力する必要があります。

5. 4. 2 チャンネル・セレクター

A-MPXのチャンネル指定には、制付け方式でなく、 データ による指定の方式をとっております。 CH 0 へのハードによる固定をしているJPC-1 〈4 C〉のピンを抜き取って、1 側へ差し換えますとソフト(プログラム) によるチャンネル指定が出来ます。

表5-2に示しましたCHS (ラベル名)の操作を行えば良い訳です。この場合、システムリセットを行いますと、自動的にCH0を設定します。

5.4.3 ゼロ点調整とスケール調整

ゼロ点調整(オフセット調整)とは、入力アナログ信号の或るレベル (任意) を変換後のデジタル値で 0 と誌取る為の調整です。

スケール調整 (スパン調整) とは入力アナログ信号の或るレベル (任意) を FFH と読取る調整です。

実際の適用に於ては、 $3V \ge 3V$ 以下(アンダーレンジ)の判別及び $4V \ge 4V$ 以上(ナーバーレンジ)の判別の為、アナログ3Vをデジタル1Hに、アナログ4Vをデジタル FEH となる様調整し、デジタル0Hはアナログ3V未満の値。デジタル FFH はアナログ4Vを越えた値と CPU側で認識出来る様にし、ソフトにて実際のアナログ入力信号値を算出します。

それでは実際に調整してみましょう。但しこれ等調整回路は未実装となっておりますので、部 品を購入し、次の処置をして下さい。

*スケール調整回路 金属被膜 1/4 W型抵抗 $1 \log 210$ 20回転型ボテンショメーク $5 \log 2$ 酵入し、1/0 ボードト印刷の R_{18} 2 POT 1 の位置に挿入、ハンダ付けして下さい。

*ゼロ点調整回路 CH0に設置してみまず. 図5-10に示す部品を購入し I/Oボードのフリーエリアに組んで下さい、ゼロ点調整とは、信号に或直流パイアスをかける (ゲタをはかせる) ことを意味します。ここでは差動入力ラインの片側 (0 Y側) にある電流を流し込むことにより実現しています。プリアンプの入力ラインに直流電流を重畳して行っています。

今、変換後の各ビットの値(2進0か1)を dr, ds, ds, ·········do としますと、アナログ入力値Ei, レファレンス電圧VREFに関して、次の関係があります。

$$\frac{R \cdot E_i}{V_{REF}} = \frac{d_7}{2^1} + \frac{d_6}{2^2} + \frac{d_5}{2^3} + \cdots \frac{d_0}{2^8} \equiv D$$
 (\$\frac{1}{5} \cdot 2\))

つまり、変換されたデジタル値は入力アナログ値をレファレンス電圧で割った値に相当します。 スケール調整とは A/Dコンパータへ供給する V_{REF} のレベルを適当な値に設定 (調整)することにより実現出来る訳です(図5-4座標 9 E)。

*ゼロ点調整とスケール調整の手法―――CH 0の入力先端部(プリアンプがある場合はプリアンプの入力)にPOT 2 のTP 1 とTP 3、TP 2 とTP 4 をクリップコード等で接続して下さい。 今、アナログ入力値 0 V \sim 4 V の範囲をデジタル値 0 \sim FFH に変換する例で調整してみましょう。 FFH 2 は10 進数で 2 8 - 1 = 255 となります。従ってLSB 1 ビット分の電圧値は、

$$LSB = \frac{4V}{255} = 15.686 \text{mV} \quad \therefore \frac{1}{2}LSB = 7.843 \text{mV}$$

となります. 4章の4.5で試みました様にPPIの8ビットLEDを使って調整してみましょう.

LIST4-2のプログラムを走らせて下さい。

POT -2を一旦左一杯に回して下さい、この時かアナログ値 0.0m V の位置です。 次に少しづつ右方向へ回して最下位のLEDが点滅する位置で止めて下さい。これが、1/2 LSBの位置であり、本来なら約 7.8m V でなければなりません。接続のクリップコードを一旦はずして、POT -2 のTP 1 - TP 2 間の電圧を測って下さい。 約 7.8m V になっていればゼロ点が合っていることになります。合っていない場合、POT 2 を 7.8m V になる様同して、先のクリップコードにて元の様に接続して下さい。そして、ゼロ点調整用のPOT(図 5-10 のPOT)を回して最下位LEDが点滅する様調整し直して下さい。

次に、スケール調整とは、放上位LEDが点減している時アナログ値が4 V - 7.8m V = 3.9922 V であれば良い訳ですから、再びクリップコードをはずして、POT 2 が3.9922 V となる様調整し、クリップコードを元にもどして、放上位LEDの点減を確認しながらスケール調整用 POT 1 を回して下さい(尚、校正用ポテンショノーク POT 2 に校正電圧を設定する時は必ず、CH 0 の入力先端部から接続をはずして行って下さい。入力インビーダンスが高い為、ノイズが混入し、デクラノなデーク値となります)。

****スケール調整、ゼロ調整の回路を付設しない場合でも、入力プリアンプのGAIN調整回路、アンプ自身のオフセット調整回路部にて、これを代用させることが出来ます。

5.4.4 自走制御と割込制御

表5-2のA/D変換部を参照して下さい.

A/D 変換の手順は、

- ①使用チャンネルを設定し--MVI A, B2 OUT 4 H
- ②WR信号にて変換スタートをかけ--OUT 6H
- ③その結果、変換時間後、変換終了のINTRが出力され
- ④RD信号にて出力のトライステート・バッファより変換データが出力され、それを読取る―― IN 6H

これが、ADC0804自体の変換シーケンスです。ところで、モード選択SW(6B)を2側の自走モードにして下さい。CSはこの場合GND (Lowレベル)に落ちてますので、常時このデバイスは選択された状態にあります。一度WRにて変換スタートをかけますと (OUT 6H)、変換終了後 INTR が出力され、それがWR端子に返され再び変換スタートをトリガーします。かくしてリサイクル・フリーランニング (自走)を引き起す訳です。このデバイスは内部に出力用の専用レジスタを持っており、その内容は変換終了毎に書き換えられておりますので、任意の時間にRD 信号により禁出すことが出来ます (IN 6H)。

それでは割込制御はどの様な場合に必要でしょうか。その相違は変換終了が割込により知らせる為、変換とサンプリングの同期がとれ変換毎にチャンネルを切換えて何種類かのアナログ量を 時分割にて測定する場合等に於いて意味合いを持って来ます。

5. 4. 5 入力回路について

A/D変換の対象となる物理量は、自然界に於いて様々な形態をとっており、従ってそれ等を電気信号に変換するセンサー・トランスジューサ類も様々な種類があります。

これ等により変換された電気信号を安定して忠実に、或る入力条件を持っているA/Dコンバータ に入力する為には、その間に何等かの信号処理回路を介在さす必要があります。

*プリアンプとインピーダンス変換――センサー・トランスジューサにて検出変換された電圧/電流レベルは一般に数mV/数 μ Aのものが少くありませんし、微少電流―→電圧変換等により高出力インピーダンスになりノイズに弱くなっているものもあります。しかも検出部からA/D変換を含んだ処理部までの距離が長いケーブルで引き回される場合も多々あります。この様な場合、センサーの直後にプリアンプを設け信号レベルを上げ、低インピーダンスの差動出力として高レベルで平衡ケーブルにて送り、適正レベルに変換しA/Dコンバータに入力する。 と云う方式がとられます。




図5-10 差動入力差動出力アンプ

図 5-10 に差動入力・差動出力型のプリアンプを示します(点線部はA/Dコンパータを含めたゼロ調整用です)。又、インピーダンス変換には出力側、入力側ともポルテージフォロワを付加することが有効ですが、部品、デバイスを付加すると云うことは、それだけ不安定要素が増加する可能性があると云うことにも宿意下さい(部品の厳選、温度特性等の均一化、回路の簡素化)。

*フィルター回路――センサーよりの検出信号に阻止することの出来ない一定ノイズが混入する場合とか、逆に検出信号が特性周波数に片寄っている場合、フィルターを挿入して除去あるいは選別することが有効です。既成フィルター素子、専用ICによるアクティブ・フィルター等が出回っております(NS社AF100, 150等)。

*サンブル・ホールド回路 —— A/D変換時間内に大きな入力変化のある場合には、サンブリング瞬時値を一時的に記憶しておく為のサンブル・ホールド回路を使います。この回路はOPアンプとアナログSWとCで組むことも出来ますが、特性と価格を考慮した場合専用ICを使う方が有利でしょう(Burr-Brown社SHC298AM, NS社LF398H等があります)。

*OPアンプ回路用周辺部品

OPアンプにて周辺回路を組む場合、高性能のOPアンプを採用しても、それに付加するC、R、D等に注意を払っておかないと無意味なものになります。増幅器のGAINを決定する部分、入力比較値を決定する部分、電流の方向性を規制する場合等、温度特性、漏洩電流、雑音特性、浮遊容量と浮遊イングクタンスを確認して、目標とするSPECに納まるものを選択しなければなりません。例えば差動アンプの入力抵抗とフィードバック抵抗として使用する抵抗は、一般に金属被膜抵抗が好ましいでしょう。

電源用パスコンには温度特性はさほど影響ありませんので、インダクタンス成分の大きいフィリム・コンデンサーよりも、むしろセラミックコンデンサを使用して下さい。

電流に方向性を持たせる為にダイオードが使われますが漏洩電流, 浮遊容量, 温度特性に留意 して選定する必要があります。

ソケットとかパターンの引き回し等の実装技術上の問題が回路の性能に大きく影響しますので、 高速部の浮遊容量、高インピーダンス入力部のガード電板、アナログGNDとデジタルGNDの分離、 アナログ信号線とデジタル信号線の分離、大電流(高電圧)線と微小電流(低電圧)線の分離、 等々配慮して行って下さい。

5-5 PSG ブロック (図5-5)

5.5.1 PSG 内部構造と働き

図 5-11を参照して下さい、内部には16個のレジスター($R_0 \sim R_F$)があり、ここにデジタルデータを書込むことにより、それがアナログ値としての音に変換され出力されます。 3種類の音を作成し(3 チャンネル出力)外部にて混合して変化に富んだ音を発生させます。




図5-11 PSG内部ブロック図

各レジスタへのデータの設定には、8ビットのデータ/アドレス・バス (DA0~DA7) と、 データ/アドレスの判別用制御線BC1、BC2、BDIRがあります。つまり、DAバス上のデータ はバス制御デコーダにより判別され、レジスタアドレスの場合はレジスタアドレス・ラッチ/デ コーダに、レジスタデータの場合は指定レジスタの各ビットに書込まれます。

#1 — $R_0 \sim R_6$ 内のデータは夫々の周波数発生器にて音に変換されます。

有声音 (トーン) の場合

$$f_T = \frac{f_{\mathrm{CLOC}\,K}}{16 T P_{10}} \quad \text{(AL)} \quad TP_{10} = 256\,CT_{10} + FT_{10}$$

f_T:目標トーン周波数 (kHz)

CT10: R1 (又はR3, R5) 内データ4ビット2進数の10進数表示値.

FT₁₀: R₀ (又はR₂, R₄) 内デーク8ビット2進数の10進数表示値.

f clock: 入力クロック周波数3,579545MHz÷2=1,789773MHz

無声音 (ノイズ) の場合

$$f_N = \frac{f_{CLOCK}}{16NP_{10}}$$

fN:目標ノイズ周波数 [kHz]

fcLock: 入力クロック周波数 1,789773MHz

NP10: R6内データ5ビット2進数の10進数表示値.

周波数発生器で作成された3種の有声音(トーン)には夫々無声音(ノイズ)がアナログ・ミ キサーに於いて混合されます。その指定はR₇内のワードにより行われます。

#2---R7のワードが例えば下記の様な2進数の場合 (表4-1参照).

B ₇	B_6	B ₅	B ₄	B_3	B ₂	B ₁	B ₀	(0:30=.7)
0	0	1	0	0	1	1	0	(0.79747)

各ミキサーの出力は、MIX-AはトーンAとノイズの合成信号が、又MIX-Bにはノイズだけが 出力され、MIX-Cには何も出力されません。

#3 — R₈、R₉、R₄には各チャンネル信号の振幅を設定するワードが書込まれます。 $B_0 \sim B_3$ の $4 ビット・デジタル値は振幅指定のワードです。<math>B_4$ の値は 4 ビット・マルチプレクサー (MPX - A, -B, -C) に於ける信号の選択用です。例えばMPX - Aに於いて、 $R_8 \cap B_4$ が 1 の場合は $R_8 \not = 1$ は $R_8 \not= 1$ の1 ビットワードの代りにエンベロープ発生器よりの 1 ビットワードが選択され出力されます。

エンベローブとは音声信号振幅を或る波形パターンにて変化させる目的のものです。その波形の周波数を設定するのがRa、Rc、パターンを設定するのがRnです。

#4----RBはエンベロープ周波数の微調整、Rcは相調整に相当します。

$$f_E = \frac{f_{CLOCK}}{256EP_{10}}$$
 (H) $EP_{10} = 256CT_{10} + FT_{10}$

fE:目標とするエンベロープ周波数

fcLock: 入力クロック周波数 1.789773MHz

CT10: Rc内データ8ビット2進数の10進数表示値。 は 256で 2757 れる 意外

FT10: RB内データ8ビット2進数の10進数表示値。 (Tioで)外工800の あまりの数

#5――R_D内4ビット・ワードは、エンベローブ発生器の(R_CーR_Bで設定された周波数をカウントする)アップダウンカウンターを制御し、図5-12のエンベローブ・パターンを発生します。アップダウンカウンターのパラレル出力4ビットは音声信号の振幅制御信号としてマルチプレクサーへ送られます。




図5-12 PSGエンベロープ・パターン

D/Aコンパータのデジタル入力、レファレンス電圧 (VREF)、アナログ出力には、5章5-3-1 の式5-1の関係があり、デジタル入力値とレファレンス入力電圧との積がアナログ出力値となる訳 ですから、レファレンス入力電圧として可変するアナログ信号を考え、デジタル入力を増幅率設 定の制御信号と考えることも出来ます。これが5-3-2で述べましたPGA (プログラマブル・ゲイン・ アンプ)の考え方です。

このLSI内の3個のD/Aコンバータはその様な使われ方をしています。つまり、アナログ・ミ

キサーで合成された音声信号がD/Aコンバータ (DAC) のREF (レファレンス電圧端子)へ入力され、その振幅をMPXよりの4ビット・デジタル信号が制御しています。

6 ——RE, RFは内蔵 I / Oポートとデータ/アドレス・バス (DA 0 ~ DA 7) のデータ 転送用バッファレジスタです。I / Oポートの入出力指定はRrのBe, Brで行います。例えばBeに 1 (出力指定)をBrに 0 を書きますと、RE内容がポート A より出力され、逆にポート Bからはデ ークが取込まれRFに格納されます。この2個の I / Oポートは専用ROMを外部に付設する時(例え ばポート A をROMのアドレスバスにポート Bをデータバスに使用)とか、PSGにからんだ制御線 として使用することが出来ます。つまり、CPU側から見ればRE, RFとの転送処理が加わります のでや・複雑な操作になりますが、システムとしては8ビット I / Oポート(ラッチド出力、バッファド入力)が 2 個牌設された機能と見ることも出来ます。

5. 5. 2 PSG データ・セットの手法

各レジスターに順次データを設定することにより音の作成が行われるしくみが理解いただけた と思いますが、それではレジスタへのデータの読み書きはどの様な手順になるでしょう。

PPI ボートC PSC 入力端子 PSG RESET œ 16 進数 BC2 コントロールワード 表示值 PSG全レジスタをクリヤー RESET 0 n ٨ Λ 0 H DAバス無効 INACT n 0 ٥ 8 H PSGよりデータを読取る RDATA 1 0 n 1 9 H PSGヘデータを許込み WDATA AH レジスタアドレスを淡出 ADRS 1 0 1 1 RH


表5-5 PSGコントロールワード

Pr9713481+

4ビット・コントロールワードの組合せは表5-5の様になります。データ/アドレス・バスをアクティブとする時の状態は3つあります(図5-13 タイミングチャート参照)。これにリセット状態を加えた4モードでPSGの制御は行われます。

LIST 4-3 と先のタイミングチャートを比較参照して下さい。

*アドレスモードでは、TK-85本体のPPI-8255のポートCに、先にコントロールワード"ADRS" を出力し、ポートBにレジスタアドレスを出力します。 その後コントロールワード "INACT"を ポートCに出力します。



- *ライトデータモードでは先にレジスタ内への書込データをポートBに出力し、その後コントロールワード "WDATA" をポートCへ出力します。これはタイミングチャートに見られる様に、データバス信号の安定したタイミングでデータをサンプリングする必要からです。その後コントロールワード "INACT" をポートCに出力します。
- *リードデータモードでは、先にコントロールワード "RDATA" をポート Cに出力し、その後ポート Bへ指定のレジスタ内データを読込みその後コントロールワード "INACT" をPCより出力します。このリードデータモードはCPUがレジスタ内容をチェックする場合とか、PSG内蔵 I / Oポートを入力ポートとして使う場合に用いられます。
- *リセットモードは、全レジスク内容を一旦ゼロ・クリヤーする目的で用いられます。これはコントロールワード00をポート Cへ出力することにより行われます。

RDATAモード又はWDATAモードにはADRSモードを先行させて用いなければなりません。

6章 応用と展開の為に

機械が人間の代行をすると云うことに制御の根本思想がありました。そして今やマイクロコン ビュータの導入により、人間では直接管理出来ない分野への機械による直接制御が広く行われつ つあります。これ等は前章までに述べて来ました本システムの構成を理解され、応用され拡張さ れることにより実現出来る訳ですが、実際の設計にあたっては経験的技巧が性能の良し悪しを決 定する大きた要素となります。



I/Oボード上の各デバイスを活用して、上述の様な制御を行うには、一般に上図に示す構成がとられます。 ブロックX、Yが目的とする制御の対象です。 入力変換、出力変換プロックには I/Oボードの各デバイスが含まれます。又、ここで変換する要素の幾つかはソフト(プログラム)にて代行させる場合もあります。

具体的な応用の幾つかを以下に招介致します。プロック図に示す様な機能部を付設し、ハードウェア、ソフトウェアの有機的な実験を試みて下さい。プロック図中、枠外の部分は1/0ボードのフリーエリア(ユニバーサル・パターン部)に形成することも出来るでしょう。

6.1 プログラマブル・アッテネータへの応用

基準電圧 (VREF) 入力端子をアナログ信号入力端子として用いることにより5章の5.3.2で ふれましたプログラマブル・アッテネータが実現出来ます。アッテネートする前に適正レベルまで 調整用アンプにて信号レベルをあげておき、行います。




図6-1 プログラマブル・アッテネータ

6.2 デジタル・テスターへの応用

電圧の測定は、5章の4節で行いました様に直接行うことが出来ます。電流の測定は、直列抵抗を経由さすことにより電圧に変換出来ます。抵抗の測定は試料に試験電流を流すことにより検出できます。これ等を適正レベルの電圧に変換してアナログマルチプレクサを経由させてA/Dコンパータへ入力して下さい(高、X-Y点にD/Aコンパークを挿入することにより、自動レンジ切替えの機能を付加することも可能です)




図6-2 デジタル・テスター

6.3 小型モータの制御への応用

D/Aコンバータ出力をアンプしてDCモータへ、タコジェネレータ出力をA/Dコンバータの入力 へ結合することにより、関ループによる速度制御を行うことが出来ます、PPI (8255) のポート C のビットセット/リセット制御によりパルスモータの駆動が行えます。




図6-3 小型モータの制御

6.4 ウェーブ・メモリへの応用

電源の立上り波形の記憶等に活用して下さい。高速の波形に対してはブリアンプ部にサンブル・ホールド回路を設ける必要も生じます。記憶スタート(A/D変換スタート)のタイミングを設定する為のトリガー信号をPPIのポートCを用いてCPUへ知らせ試験波形を取り込みます。




図6-4 ウェーブ・メモリ

6.5 ノイズシュミレータへの応用

D/Aコンバータより任意の波形を発生さすことが出来ます。ドライバーにて目標のノイズ電力まで増幅して用います。

TK-85 I/O BOARD




図6-5 ノイズシュミレータ

6.6 リモコン玩具のプログラム制御への応用

プログラムされている制御データをD/Aコンパータを経てアナログ量に変換し、それを制御用周波数にV/Fコンパータを用いて変換します。FM電波としてとばせる為に、<math>RFモジュレータにて搬送波に乗せ、電力増幅し、アンテナより送信します。




図6-6 リモコン玩具のプログラム制御

6.7 付加回路を必要としない応用例

★ファンクションジェネレータ

プログラムのウデ次第でD/Aコンバータより複雑な波形をも発生させることが出来ます。

★電子オルゴールへの応用

*プションのPSGを用いて、メモリ容量の許す限りの作曲と自動演奏を行うことが出来ます。

★ゲーム機の疑似音発生への応用

自作のTVゲーム等に、本ボードのPSGを用いてドラマチックな音を同期発生させることが出来ます。

★楽器の調律への応用

本PSGは周波数計算による正確な音階の電子音を発生させることが出来ますので、外部環境に左 行されない調律基準音として活用することが出来ます。

付録 塔載デバイス・データシート

汎用I/Oポート8255A

絶対最大定格(Ta=25℃)

項		1	1	略	定 格	単位
電	源	電	Æ	Vcc	-0.5~+7.0	
入	カ	T	圧	VI	-0.5~+7.0	.V
H	力」	電	圧	Vo	$-0.5 \sim +7.0$	V
動	作	温	度	Topt	0~+70	℃
保	存	温	度	Tstg	−65∼+125	°C

DC特性 (Ta=0°C~+70°C, Vcc=+5V±5%)

ai U	略号	条件	规	格	ff(93. (V.
項目	™n '5'	来 II·	MIN.	TYP.	MAX.	45 107.
高レベル入力電圧	VIH		+2.0		Vcc	V
低レベル入力電圧	VIL		-0.5		+0.8	V
高レベル出力電圧	Voн	$I OH = -50 \mu A$ $(DB \text{ it } IOH = -100 \mu A)$	+2.4			V
低レベル出力電圧	Vol	IoL=1.7mA			+0.4	V
高レベル入力リーク電流	ILIH	$V_I = V_{CC}$			+10	μ A
低レベル入力リーク電流	ILIL	$V_l = +0.4V$			-10	μ A
高レベル出力リーク電流	Ісон	$V_0 = +4.5 \text{ V}, \overline{\text{CS}} = +2.0 \text{ V}$			+10	μ A
低レベル出力リーク電流	ILOL	$V_0 = +0.4 \text{ V}, \overline{CS} = +2.0 \text{ V}$			-10	μ A
出力ドライブ電流	Іон	$V_{OH} = +1.5 V$	1.0	2.0	4.0	mA
電源電流	Icc	出力端子オープン Vcc=+5.0V		+40	+120	mA

容量 (Ta=25°C, Vcc=0V)

		田冬	ᆉ	1 1/2	14-	規	格	値	115 146
項	Н	ng	''	来	11	MIN.	TYP.	MAX.	744 1V
入力容	量	Cin		fc =	1MHz			10	pF
入出力》	字 量	C1/0		測定ピン	以外はOV			20	pF

AC特性 (Ta = 0°C~+70°C, $V_{CC} = +5V \pm 5\%$)


リードサイクル

 $\overline{WR} = 0 \rightarrow INTR = 0$


		77 /16	規	格	値	単位
項目	略号	条 件	MIN.	TYP.	MAX.	单 12
アドレス (CS, A _{0.1}) 安定時間(対 RD)	tar		50			ns
アドレス(CS, Ao,1) 保持時間(対 RD)	tra		0			ns
RDパルス幅	trr		405			ns
RD→デーク遅延時間	trd	$C_L = 100 pF$			295	ns
, introduce		$C_L = 100 pF$			150	ns
RD→ データフロート遅延時間	tor	$C_L = 15 pF$	10			ns
読出, 書込回復時間 *	trv		850			ns
ライトサイクル						
アドレス (CS, A _{0.1}) 安定時間 (対WR)	taw		20			ns
アドレス (CS, A _{0.1}) 保持時間 (対WR)	twa		20			ns
WRパルス幅	tww		400			ns
データ設定時間(対 WR)	tow		10			ns
データ保持時間(対 WR)	two		35			ns
その他						
WR = 0 → 出力遅延時間	twB	$C_L = 50 pF$			500	ns
周辺デーク設定時間(対 RD)	tir		0			ns
周辺データ保持時間(対 RD)	tur		50			ns
ACK バルス幅	tak		500			ns
STB バルス幅	tst		350			ns
周辺データ設定時間(対 STB)	tps		60			ns
周辺データ保持時間(対 STB)	tрн		150	N. W.		ns
ACK → 出力遅延時間	tad	$C_L = 50 pF$			400	ns
TOTAL ALL THE STATE OF BUILDING		$C_L = 50 pF$			300	ns
ACK → 出力フロート遅延時間	tkD	$C_L = 15 pF$	20			ns
$\overline{WR} = 1 \rightarrow \overline{OBF} = 0$	twos				300	ns
$\overline{ACK} = 0 \rightarrow \overline{OBF} = 1$	taob				450	ns
$\overline{STB} = 0 \rightarrow IBF = 1$	tsiB				450	ns
$\overline{RD} = 1 \rightarrow IBF = 0$	trib	C50-F			360	ns
$\overline{RD} = 0 \rightarrow INTR = 0$	trit	$-C_L=50\mathrm{pF}$			450	ns
$\overline{\text{STB}} = 1 \rightarrow \text{INTR} = 1$	tsiT				400	ns
$\overline{ACK} = 1 \rightarrow INTR = 1$	tAIT				400	ns


AC特性 タイミングチャート


モード0 入 カ




モード0 出 カ









モード1 出 カ (ストローブ)



モード2 (双方向)



* 読出, 書込回復時間の定義



ABSOLUTE MAXIMUM RATINGS

	PARAMETER	RATING	UNIT
vcc+	Positive supply voltage	18	V
	Negative supply voltage	-18	٧
cc-	Logic input voltage	0 to 18	V
VIN	Voltage at VREF input	12	٧
VREFIN	Voltage at VRFF adjust	0 to VREF	٧
VREFADJ VSUM	Voltage at sum node Short-circuit current	12	٧
REFSC	to ground at VREF OUT	Continuous	
OUTSC	Short-circuit current to ground or either supply at VOUT	Continuous	
REF	Reference input current Power dissipation*	5	mA
PD		800	mW
	-N package -F package	1000	mW
TA	Operating temperature range SE5018	-55 to +125	°c
	NE5018	0 to +70	°c
TSTG	Storage temperature range Lead soldering temperature	-65 to +150	°C
TSOLD	(10 seconds)	300	°c

NOTES

For N package, derate at 120°C/W above 35°C For F package, derate at 75°C/W above 75°C

DC ELECTRICAL CHARACTERISTICS $V_{CC} + = +15V, V_{CC} - = -15V, \text{ SEBo18.} -55^{\circ}\text{C} \leq T_{A} \leq 125^{\circ}\text{C}, \text{ NE5018.} 0^{\circ}\text{C} \leq T_{A} \leq 70^{\circ}\text{C} \text{ onless otherwise specified.}$ Typical values are specified at 25° C

				SE5018			NE5018		UNIT
F	ARAMETER	TEST CONDITIONS	Min	Тур	Max	Min	Тур	Max	UNIT
	Resolution Monotonicity Relative accuracy		8	8	8 8 ±0.1	8	8	8 8 ±0.1	Bits Bits %FS
	Positive supply voltage Negative supply voltage		11.4 -11.4	15 -15		11.4 -11.4	15 -15		V V
. 114(1)	Logic "1" input voltage Logic "0" input voltage	Pin 1 = 0V Pin 1 = 0V	2.0		0.8	2.0		0.8	v v
ln(1) ln(0)	Logic "1" input current Logic "0" input current	Pin 1 = 0V, $2V < V_{ N} < 18V$ Pin 1 = 0V, $-5V < V_{ N} < 0.8V$		0.1 -2.0	10 -10		0.1 -2.0	10 -10	µА µА
V _{FS} V _{FS} V _{ZS}	Full scale output voltage Full scale output voltage Zero scale voltage	Unipolar operation VREF IN = 5.000V, TA = 25°C Bipolar operation VREF IN = 5.000V, TA = 25°C	9.50	9.961 +4.961 -5.000 5	10.50	9.50	9.961 +4.961 -5.000 5	10.50	V V mV
los	Output short circuit current	T _A = 25°C V _{OUT} = 0V		15	40		15	40	mA
	Output power supply rejection (+)	V-=-15V, 13.5V≤V+≤16.5V, external VREF IN = 5.000V V+=15V, -13.5V≤V-≤-16.5V,		.001	.01		.001	.01	%FS/ %VS
ron-(out)	Output power supply rejection (-)	external VREF IN = 5.000V		.001	.01		.001	.01	96VS
TCFS	Full scale temperature coefficient	V _{REF IN} = 5.000V		20			20		ppm/°C
TCZS	Zero scale temperature coefficient			5			5		ppm/°C

DC ELECTRICAL CHARACTERISTICS (Cont'd) $V_{CC+} = +15V$, $V_{CC-} = -15V$, SE5018. $-55^{\circ}C \le T_A \le 125^{\circ}C$, NE5018. $0^{\circ}C \le T_A \le 70^{\circ}C$ unless otherwise specified. Typical values are specified at $25^{\circ}C$

	PARAMETER	TEST CONDITIONS	SE/5018			NE5018			UNIT
	PANAMETER	TEST CONDITIONS	Min	Тур	Max	Min	Тур	Max	0
REF REFSC	Reference output current Reference short circuit current	$\Delta V_{REF} \le 0.1\%$ $T_A = 25^{\circ}C$ $V_{REF} OUT = 0V$		5 15	100	Service of the servic	5 15		mA mA
PSR+(REF)	rejection (+)	$V- = -15V$, $13.5V \le V+ \le 16.5V$, $I_{REF} = 1.0mA$.003	.01	200 S	.003	.01	%VR %VS
PSR-(REF)	Reference power supply rejection (-)	V+ = 15V, -13.5V ≤ V≤ 16.5V,		.003	.01		.003	.01	%VR %VS
VREF	Reference voltage	IREF = 1.0mA	4.5	5.0	5.5	4.5	5.0	5.5	٧
TCREF	Reference voltage temperature coefficient	I _{REF} = 1.0mA		60			60		ppm/°
ZIN	DAC VREF IN input impedance	IREF = 1.0mA	4.0	5.0	6.0	4.0	5.0	6.0	ΚΩ
lcc+	Positive supply current	V _{CC} + = 15V		7	14	34.01	7	14	mA.
ICC-	Negative supply current	V _{CC} - = -15V		-10	-15		-10	15	mA.
PD	Power dissipation	IREF = 1.0mA, VCC = ± 15V		255	435		255	435	mW

^{1.} Refer to Figure 2

AC ELECTRICAL CHARACTERISTICS 2 VCC = ± 15V, TA = 25°C

	PARAMETER	то	FROM	TEST CONDITIONS	SE/NE5018			UNIT
	PANAMETER	10 Phom		TEST CONDITIONS	Min	Min Typ	Max	J
T _{SLH} T _{SHL}	Settling time Settling time	± 1/4 LSB ± 1/4 LSB	Input Input	All bits low to high ³ All bits high to low ⁴		1.8		μs μs
tpih tphi tpisb tpih tphi	Propagation delay Propagation delay Propagation delay Propagation delay Propagation delay	Output Output Output Output Output	Input Input Input LE LE	All bits switched low to high ³ All bits switched high to low ⁴ 1 LSB change ³ . ⁴ low to high transition ⁵ high to low transition ⁶		300 150 150 300 150	,	ns ns ns ns
ts th tpw	Set-up time Hold time Latch enable pulse width Reference input Slew rate	LE Input	Input LE	2, 7 2, 7 2, 7 2, 7 2	100 50 150	25		ns ns ns v/µs

NOTES

- 2. Refer to Figure 3

- 2. Refer to Figure 3. See Figure 6. 4. See Figure 7. 5. See Figure 8. 8. See Figure 9. 7. See Figure 10.

A/Dコンバータ ADC0804

Absolute Maximum Ratings (Notes 1 and 2)

Operating Ratings (Notes 1 and 2)

 Supply Voltage (V_{CC}) (Note 3)
 6.5V

 Voltage at Any Input
 -0.3V to (V_{CC} + 0.3V)

 Storage Temperature Range
 -65°C to +150°C

 Package Dissipation at TA = 25°C
 875 mW

 Lead Temperature (Soldering, 10 seconds)
 300°C

Temporature Range (Note 1)
AUC0801/02/03/04 LD
ADC0801/02/03/04 LCD
ADC0801/02/03/04 LCN
Range of V_{CC} (Note 1)

$$\begin{split} T_{\text{MIN}} &\leq T_{\text{A}} \leq T_{\text{MAX}} \\ -55^{\circ}\text{C} &\leq T_{\text{A}} \leq +125^{\circ}\text{C} \\ -40^{\circ}\text{C} &\leq T_{\text{A}} \leq +85^{\circ}\text{C} \\ 0^{\circ}\text{C} &\leq T_{\text{A}} \leq 70^{\circ}\text{C} \\ 4.5 \text{ V}_{\text{DC}} \text{ to } 6.3 \text{ V}_{\text{DC}} \end{split}$$

Electrical Characteristics

Converter Specifications:

VCC = 5 VDC, VREF/2 = 2.500 VDC, TMIN \leq TA \leq TMAX and fCLK = 640 kHz unless otherwise stated.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
ADC0801:					
Total Adjusted Error (Note 8)	With Full-Scale Adj. Only			±1/4	LSB
ADC0802:					
Total Unadjusted Error	Completely Unadjusted (Zero and			±1/2	LSB
(Note 8)	Full-Scale)				
ADC0803:			600 1 - 0.57		
Total Adjusted Error (Note 8)	With Full-Scale Adj. Only			±1/2	LSB
ADC0804:					
Total Unadjusted Error	Completely Unadjusted (Zero and		5 - 5	±1	LSB
(Note 8)	Full-Scale)				
VREF/2 Input Resistance	Input Resistance at Pin 9		4.8		kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(-)	Gnd-0.05		V _{CC} +0.05	VDC
DC Common-Mode Rejection	Over Analog Input Voltage Range		±1/16	±1/8	LSB
Power Supply Sensitivity	VCC = 5 VDC ±10% Over		±1/16	±1/8	LSB
	Allowed VIN(+) and VIN(-)		9.50		
	Voltage Range (Note 4)				

Electrical Characteristics

Timing Specifications: VCC = 5 VDC and TA = 25°C unless otherwise noted

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
fCLK	Clock Frequency	VCC = 6V, (Note 5) VCC = 5V	100 100	640 640	1280 800	kH;
Tc	Conversion Time	(Note 6)	66		73	1/fCLK
CR	Conversion Rate In Free-Running Mode	INTR tied to WR with CS = 0 VDC, fCLK = 640 kHz			8770	conv/s
tw(WR)L	Width of WR Input (Start Pulse Width)	CS = 0 V _{DC} (Note 7)	100		e buildi Se out	ns
tACC	Access Time (Delay from Falling Edge of RD to Output Data Valid)	CL = 100 pF (Use Bus Driver IC for Larger CL)		135		n
t1H, t0H	TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State)	C _L = 10 pF, R _L = 10k (See TRI-STATE Test Circuits)		125		ns
tWI	Delay from Falling Edge of WR to Reset of INTR			320		ns
CIN	Input Capacitance of Logic Control Inputs			5	7.5	pF
COUT	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	Pla

Electrical Characteristics

Digital Levels and DC Specifications:

4.75 $V_{DC} \le V_{CC} \le 5.25 V_{DC}$ and $T_{MIN} \le T_A \le T_{MAX}$, unless otherwise noted.

	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNIT
CONTRO	L INPUTS (Note: CLK IN (pin 4) is the	ne input of a Schmitt trigger circuit	and is ther	efore specifie	ed separately	1
VIN (1)	Logical "1" Input Voltage (Except Pin 4 CLK IN)	V _{CC} = 5.25 V _{DC}	2.0	1000	15	V _D
V _{IN} (0)	Logical "0" Input Voltage (Except Pin 4 CLK IN)	V _{CC} = 4.75 V _{DC}			0.8	V _D
VT+	CLK IN (Pin 4) Positive Going Threshold Voltage	V _{CC} = 5 V _{DC}		3.1		٧D
VT-	CLK IN (Pin 4) Negative Going Threshold Voltage	V _{CC} = 5 V _{DC}		1.8		VD
	CLK IN (Pin 4) Hysteresis $(V_T+) - (V_T-)$	VCC = 5 VDC		1.3		VD
I _{IN} (1)	Logical "1" Input Carrent (All Inputs)	V _{CC} = 5 V _{DC}		0.005	1	μAD
I _{IN} (0)	Logical "0" Input Current (All Inputs)	V _{CC} = 5 V _{DC}	-1	-0.005	gider plants account	μADI
'cc	Supply Current	f _{CLK} = 640 kHz, T _A = 25°C and CS = "1"		1.8	96 Tid V	mA
DATA	DUTPUTS AND INTR		n makka l	J 10 -A	904	
Vout (0) Logical "0" Output Voltage	I _O = 1.6 mA V _{CC} = 4.75 V _{DC}			0.4	VDO
V _{OUT} (1) Logical "1" Output Voltage	I _O = -360 μA V _{CC} = 4.75 V _{DC}	2.4	estona.		VDC
lout	TRI-STATE Disabled Output Leakage (All Data Buffers)	VOUT = 0 VDC VOUT = 5 VDC	-3		3	μADC μADC
	Output Short Circuit Current	VOUT Short to Gnd VOUT Short to VCC VCC = 5.0V, TA = 25°C		6 16		mADC

Note 1: Absolute maximum ratings are those values beyond which the life to the device may be impaired.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from VCC to Gnd and has a typical breakdown voltage of 7 VDC-

Note 4: For V |N|-1 ≥ V||V|+1 the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one clidde drop greater than the VCC supply. Be careful, during testing a flow VCC [evels (4.5V), as high level analog input (SV) can cause this input diode to conduct-especial elevanted temperature, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog VI_N does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4,950 V_{DC} over temperature variations, initial tolerance and loading.


Note 5: With VCC = 6V, the digital logic interfaces are no longer TTL compatible.


Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process.


Note 7: The CS input is assumed to bracket the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see timing diagrams).


Note 8: All of the A/Ds are specified without requiring a zero adjust.


Typical Performance Characteristics




















アナログマルチプレクサMC14052B

MC14051B thru MC14053B

ELECTRICAL CHARACTERISTICS

		Symbol	VEE VDD	T _{low} *		25°C			Thigh*		1
				Min Mex		Min	Тур	Mex	Min	Max	Unit
Output Voltage	"0" Level	VOL	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
Vin - VDD or VSS			10	-	0.05	-	0	0.05	-	0.05	
Ves - VEE			15	-	0.05	-	0	0.05	-	0.05	
- 33	"1" Level	VOH	5.0	4.95	-	4.95	5.0	-	4.95		Vdc
Vin = 0 or VDD	7/4/200		10	9.95	-	9.95	10	- 1	9.95	-	
		SAC.	15	14.95	-	14.95	15	-	14.95	-	
Input Voltages	"O" Level	VII.									Vdc
(Vo = 4.5 or 0.5 Vdc)			5.0	-	1.5	-	2.25	1,5	-	1.5	
(Vo = 9.0 or 1.0 Vdc)	Mary 1970-1	100	10	-	3.0	-	4.50	3.0	-	3.0	
(Vo = 13.5 or 1.5 Vdc)			15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level	VIH					700	16			Vdc
(Vo = 0.5 or 4.5 Vdc)	67 77		5.0	3.5	_	3.5	2.75	-	3.5		
(Vo = 1.0 or 9.0 Vdc)		18 100	10	7.0	-	7.0	5.50	-	7.0	-	
(VO = 1.5 or 13.5 Vdc)			15	11.25	-	11.0	8.25	-	11.0	-	
Input Current (Control, Inh	ibit)	lin	-	-	-	-	10	-	-	-	pAdc
Input Capacitance		Cin									pF
(V _{in} = 0)											
Control, Inhibit			-	-	-	-	5.0	-	-	-	
Switch Inputs			-	-	-	-	10	-	-	-	
Output Capacitance	MC14051B	Cout	10	-	-	-	60	-	-	-	pF
	MC14052B		10	-	-	-	32	-	-	-	
	MC14053B		10	_	-	-	17	-	-	-	
Feedthrough Capacitance	MC14051B	Cin-out	10	-	-		0.18	-	-	-	pF
	MC14052B		10	-	_	-	0.12	_	-	-	
	MC14053B		10	-	-	-	0.10	-	-	- 1	
Quiescent Current (AL Device) (Per Package)		IDD	5.0	-	5.0	-	0.005	5.0	-	150	μAdc
		-	10	-	10	-	0.010	10	-	300	
			15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device)		IDD	5.0	-	20	-	0.005	20	_	150	μAdc
(Per Package)		"	10	-	40	-	0.010	40	-	300	
		1900	15	-	80	-	0.015	80	-	600	
Total Supply Current**†		İT	5.0	IT = (0.07 µA/kHz) f + IQ IT = (0.20 µA/kHz) f + IQ							μAdc
(Dynamic plus Quiescei	nt.		10								
Per Package)			15	IT = (0.36 µA/kHz) f + IQ							
ON Resistance (AL Device)	RON	5.0	-	880	T -	250	1050	_	1200	Ω
OIT THE STATE OF T		Oil	10	-	400	-	120	500	-	550	
			15	-	220	-	80	280	-	320	
ON Resistance (CL/CP Dev	rice)	RON	5.0	-	880	-	250	1050	-	1200	Ω
ON Resistance (CE/CF Device)		- ON	10	-	450	-	120	500	-	520	
			15	-	250	-	80	280	-	300	
Δ ON Resistance Between	Any	ARON	5.0	-	-	-	25	-	-	-	Ω
Two Channels			10	-	-	-	10	-	-	-	
			15	-	-	-	5.0	-	-	-	
OFF Channel Leakage Current		-	1					1111111	-		nAdo
Any Channel			15	-	100	-	+0.01	100	-	1000	
(AL Device) All Ch	annels OFF:										
	MC14051B		15	-	100		± 0.08	100	-	1000	
	MC14052B		15	-	100	-	- 0.04	100	-	1000	
	MC14053B		15	-	100	-	±0.02	100	-	1000	
OFF Channel Leakage Curi	rent	-				1					nAdo
Any Channel			15	-	1000	-	± 0.01	1000	-	3000	1 3
(CL/CP Device)										3000	
All Channels OFF:			15	-	1000	-	±0.08	1000	-	3000	
	MC10452B		15	-	1000	-	: 0.04	1000	-	3000	
	MC10453B		15	-	1000	-	± 0.02	1000	-	3000	1000

^{*}T_{pot} * -5g°C for AL Device, -40°C for CL/CP Device, Thyp. - +25°C for AL Device, -48°C for CL/CP Device, +88°C for CL/CP D

MC14051B thru MC14053B

SWITCHING CHARACTERISTICS* (CL = 50 pF, TA = 25°C)

Characteristic	Symbol	VDD-VEE	Typ All Types	Max	Unit
Propagation Delay Times Switch Input to Switch Output (Rt = 10 kG) MC14051	tPLH, tPHL				ns
tp_H, tpHL = (0.17 ns/pF) CL + 26.5 ns tp_H, tpHL - (0.08 ns/pF) CL + 11 ns tp_H, tpHL = (0.06 ns/pF) CL + 9.0 ns		5.0 10 15	35 15 12	90 40 30	
MC14052 tp_H, tpHL = (0.17 ns/pF) CL + 21.5 ns tp_H, tpHL = (0.08 ns/pF) CL + 8.0 ns tp_H, tpHL = (0.06 ns/pF) CL + 7.0 ns		5.0 10 15	30 12 10	75 30 25	ns
MC14053 tp_H, tpHL = (0.17 ns/pF) CL + 16.5 ns tp_H, tpHL = (0.08 ns/pF) CL + 4.0 ns tp_H, tpHL = (0.06 ns/pF) CL + 3.0 ns		5.0 10 15	25 8.0 6.0	65 20 15	ns
Inhibit to Output (RL = 10 kΩ):	tPHZ, tPLZ,		0.0		
Output "1" or "0" to High Impedance, or High Impedance to "1" or "0" Level MC14051B	tPZH, tPZL	5.0	350	700	ns
		10 15	170 140	340 280	
MC14052B		5.0 10 15	300 155 125	600 310 250	ns
MC14053B		5.0 10 15	275 140 110	550 280 220	ns
Control Input to Output (R _L = 10 kΩ) MC14051B	TPLH, TPHL	5.0 10 15	360 160 120	720 320 240	ns
MC14052B		5 0 10 15	325 130 90	650 260 180	ns
MC14053B		5.0 10 15	300 120 80	600 240 160	ns
Sine Wave Distortion (R _L = 1 kΩ, f = 1 kHz)	-	10	0.04	-	*
Bandwidth (R _L = 1 kΩ, V _{in} = 1/2 (V _{DD} - V _{SS}) p-p,	BW				MHz
20 Log 10 Vout = -3 dB) MC14051 MC14052 MC14052	28	10 10 10	20 30 55	-	
Feedthrough Attenuation, Input to Output	-				MH
(R _L = 1 kΩ, 20 Log 10 Vout = -50 dB) MC1405 MC1405 MC1405	28	10 10 10	4.5 30 55	=	
Channel Separation (R _L = 1 kΩ, V _{in} = 1/2 (V _{DD} · V _{SS}) p-p, 20 Log 10 Vort(B) = -50 dB)		10	3.0	-	MH
Feedthrough Control, Input to Output (R ₁ = 1 kΩ, R _L = 10 kΩ Control/Inhibit	-	10	30	-	m'
t _{TLH} = t _{THL} = 20 ns) Maximum Control Frequency	_	10	10	+-	MH

The formulas given are for the typical characteristics only.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields, however, it is scheman or which applicants or any voltage higher than maximum rated oritizes to this high impactance directly. For propose operation is it is recommended that Vi₁₀ and Vi₂₀ be constructed to the rared Vi₂₀ or
Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD).

ELECTRICAL SPECIFICATIONS

Ratings

Conditions

Storage Temperature Operating Temperature0°C to +40°C Maximum V_{cc} and all other input and output voltages with respect to Vss-0.3V to +8.0V

> Exceeding these ratings could cause permanent damage to these devices. Functional operation at these conditions is not implied—operating conditions are specified below.

 $V_{cc} = +5V \pm 5\%$ Vss=GND

Standard Operating temperature: 0°C to +40°C

DC Characteristics

Characteristic	Sym	Min.	Typ.*	Max.	Units	Conditions
All Inputs Logic "0" Logic "1"	V _{IL}	0 2.4	_	0.6 V _{cc}	V	
All Outputs (except Analog Channel Outputs)	VIH.	2.4	7,500	vcc.		
Logic "0"	VoL	0	-	0.5	V	IoL=1.6 mA, 20pF
Logic "1"	VoH	2.4	-	Vcc	V	$I_{OH} = 30 \mu A, 20 pF$
Analog Channel Outputs Power Supply Current	V _o I _{cc}	0	_ 45	60 75	dB mA	Test circuit: Fig. 34

^{*}Typical values are at +25°C and nominal voltages.

Fig. 34 ANALOG CHANNEL OUTPUT TEST CIRCUIT





Fig. 35 CURRENT TO VOLTAGE CONVERTER :



AC Characteristics

Characteristic		Min.	Typ.*	Max.	Units	Conditions
Clock Input						
Frequency	fc	1.0	-	2.0	MHz	1
Rise time	tr	-	=	50	ns	
Fall time	tr	-		50	ns	Fig. 36
Duty Cycle	I -	25	50	75	%	(ing. 50
Bus Signals (BDIR, BC2, BC1)						
Associative Delay Time	tBD	_	30	55	ns)
Reset						
Reset Pulse Width	taw	500	_	_	ns	} Fig. 37
Reset to Bus Control Delay Time		100	_	- 1	ns	} rig. 37
A9, A8, DA7DA0 (Address Mode)						
Address Setup Time	tas	400	-	-	ns	} Fig. 38
Address Hold Time	tan	100	_	-	ns	frig. 30
DA7DA0 (Write Mode)						
Write Data Pulse Width	tow	500	- 1	10,000	ns)
Write Data Setup Time		50	-	-	ns	Fig. 39
Write Data Hold Time	t _{DH}	100	-	-	ns)
DA7DA0 (Read Mode)						
Read Data Access Time	tos	-	250	500	ns ·)
DA7DA0 (Inactive Mode)						Fig. 40
Tristate Delay Time	trs	_	100	200	ns)

^{*}Typical values are at 25°C and nominal voltages.

Fig. 36 CLOCK AND BUS SIGNAL TIMING =





Fig. 37 RESETTIMING



Training I/O Controler

TK-85 I/O BOARD

ユーザズマニュアル

発 行 所 日本マイクロコンピュータ株式会社 〒102 東京都千代田区独町 4-5-21 睦ビル

落丁・乱丁本はお取替えいたします。 本書の一部あるいは全部について、日本マイクロコンピュータ(株) から文書による許諾を得ずに、いかなる方法に於ても無断で複写、 複製することは禁じられております。

TK-85 I/O BOARD

Acceptance of the control of the con

THE TOTAL BEAUTIFUL AND THE PARTY OF THE PAR



